發(fā)布時(shí)間：2023-03-17 18:00:52
序言：寫作是分享個(gè)人見解和探索未知領(lǐng)域的橋梁，我們?yōu)槟x了8篇的單元電路論文樣本，期待這些樣本能夠?yàn)槟峁┴S富的參考和啟發(fā)，請盡情閱讀。
關(guān)鍵詞：FPGA，可編程控制，高清信號源
一、FPGA的發(fā)展史
FPGA作為一種高新的技術(shù),已經(jīng)逐漸普及到各行各業(yè),從1985年第一顆FPGA誕生至今,FPGA已經(jīng)歷了將近20多個(gè)年頭,從當(dāng)初的幾百個(gè)門電路到現(xiàn)在的幾百萬門、幾千萬門……,從原來的上千元的天價(jià)到現(xiàn)在幾元的超低價(jià),可謂是出現(xiàn)了翻天覆地的變化。
FPGA誕生于1985年,當(dāng)時(shí)第一個(gè)FPGA采用2μm工藝,包含64個(gè)邏輯模塊和85 000個(gè)晶體管,門數(shù)量不超過1 000個(gè),由名為Ross Freema所發(fā)明。論文格式，高清信號源。FPGA是英文Field Programmable Gate Array的縮寫,即現(xiàn)場可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
二、FPGA技術(shù)簡介
我們都知道構(gòu)成數(shù)字邏輯系統(tǒng)最基本的單元是與門、或門、非門等,而他們都是用三極管、二極管和電阻等元件構(gòu)成,然后與門、或門、非門又構(gòu)成了各種觸發(fā)器,實(shí)現(xiàn)狀態(tài)記憶,FPGA屬于數(shù)字邏輯電路的一種,同樣由這些最基本的元件構(gòu)成。一個(gè)FPGA可以將上億個(gè)門電路組合在一起,集成在一個(gè)芯片內(nèi),打破以往需要用龐大分立門電路元器件搭建的歷史,不僅電路面積、成本大大減小,而且可靠性得到了大幅度的提升。論文格式，高清信號源。一般的FPGA內(nèi)部是由最小的物理邏輯單位LE、布線網(wǎng)絡(luò)、輸入輸出模塊以及片內(nèi)外設(shè)組成,所謂的最小物理邏輯單元是指用戶無法修改的、固定的最小的單元,我們只能將這些單元通過互聯(lián)線將其連接起來,然后實(shí)現(xiàn)用戶特定的功能。一個(gè)LE由觸發(fā)器、LUT以及控制邏輯組成,可以實(shí)現(xiàn)組合邏輯和時(shí)序邏輯;隨著FPGA集成度的不斷增加,其內(nèi)部的片內(nèi)外設(shè)也越來越多,內(nèi)部可集成SRAM、Flash、AD、RTC等外設(shè),真正實(shí)現(xiàn)單芯片解決整個(gè)系統(tǒng)功能的目的。所以我們所需要控制的是布線層之間的互聯(lián)開關(guān),這也是我們編程的對象,通過這些開關(guān)來改變功能。
三、FDGA的兩大工藝分類及比較
當(dāng)今的FGPA按工藝分主要有SRAM工藝和Flash工藝兩類,前者最大的特點(diǎn)是掉電數(shù)據(jù)會丟失,無法保存,所以它們的系統(tǒng)除了一個(gè)FPGA以外,外部還需要增加一個(gè)配置芯片用于保存編程數(shù)據(jù),每次上電的時(shí)候都需要從這個(gè)配置芯片將配置數(shù)據(jù)流加載到FPGA,然后才能正常的運(yùn)行;但是Flash架構(gòu)的FPGA掉電不會丟失數(shù)據(jù),無需配置芯片,上電即可運(yùn)行,它的特點(diǎn)非常類似ASIC,但是又比ASIC更加的靈活,可以重復(fù)編程。論文格式，高清信號源。在一些小規(guī)模的公司或者產(chǎn)品量不是很大的時(shí)候往往更傾向于用FPGA來取代ASIC,不僅能夠降低風(fēng)險(xiǎn),而且能夠降低成本。論文格式，高清信號源。論文格式，高清信號源。
四、FPGA技術(shù)在高清信號源上的應(yīng)用
正是由于FPGA的上述優(yōu)點(diǎn),它正在成為數(shù)字信號處理等領(lǐng)域的新寵。在信號源方面的應(yīng)用也不例外,較早的信號發(fā)生器大多是由復(fù)雜的模擬電路構(gòu)成,體積大,成本高且不易維護(hù),現(xiàn)在使用的信號源功能單一,普通、高清、VGA, DVI信號源各自獨(dú)立速度慢、資源有限,格式內(nèi)容單一且無法添加實(shí)際需要的特殊信號。如果采用可編程器件FPGA就可以解決這個(gè)問題,真正做到1080P的點(diǎn)對點(diǎn)的輸出,是高清信號源理想的選擇。
（一）HDTV測試信號簡介
根據(jù)相關(guān)視頻信號產(chǎn)生標(biāo)準(zhǔn),需要產(chǎn)生HDTV測試信號,制式種類包括480P/I(60HZ)、576IP/I(50HZ)、720P、1080I(50Hz/60Hz)、1080P(50Hz/60Hz)、VGA640×480(60Hz/75Hz)、VGA800×600 (60Hz/75Hz)、VGA1024×768 (60/75Hz)NTSC、PAL。測試信號種類包括彩條信號、8(16)級灰階、中心十字、方格、方格加測試卡、灰度漸變信號、紅(綠、藍(lán)、白、暗)場、左右灰度、上下灰度可調(diào)、彩條灰度圖等等。信號輸出格式包括Y/Pr/Pb基色信號、R/G/B基色信號、CVBS信號、VGA信號,DVI信號,輸出采用高頻同軸Q9插座、CVBS輸出采用RCA插座。
（二）設(shè)計(jì)方案框圖及各部分簡介
1、信號存儲部分:主要作為無規(guī)律圖像的存放,專門特殊功能測試圖片的存放。
2、FPGA部分:采用通道總線選擇技術(shù),依次定義以下制式:
3、控制部分——單片機(jī):外圍人機(jī)接口控制(按鍵及LCD顯示部分)、向FPGA輸出兩根控制CLKD鐘信號,DIN數(shù)據(jù)信號與FPGA通信。晶振選通、控制完成FPGA配置、制74LS26(通其間接控制AD813)選擇后級放大輸出,通過RS232與其他設(shè)備進(jìn)行通信。
（三）系統(tǒng)工作原理說明
1、系統(tǒng)上電初始化。系統(tǒng)上電后,單片機(jī)從數(shù)據(jù)存儲器讀取數(shù)據(jù),并發(fā)送默認(rèn)控制信息給FPGA,LCD顯示初始信息;單片機(jī)收到有按鍵按下時(shí)候或串行通信接受到命令后,根據(jù)信息選通時(shí)鐘、配置FPGA控制74LS26。
2、判斷按鍵。單片機(jī)判斷前面板上按鍵是否有按下,如果有按下做出相應(yīng)處理:如果是制式,其他信號格式變化,單片機(jī)將發(fā)送控制信息給FPGA。論文格式，高清信號源。種類及其他信息變化狀態(tài)后:單片機(jī)不發(fā)送控制信息給FPGA,本系統(tǒng)上電初始化,而后等待單片機(jī)或FPGA觸發(fā)信號才會工作;而該觸發(fā)信號FPGA而言只有當(dāng)單片機(jī)配置完FPGA后才會發(fā)出。
在設(shè)計(jì)高清信號源時(shí),使用美國ALTERA公司的FPGA來進(jìn)行圖像數(shù)據(jù)存儲和整理以及產(chǎn)生驅(qū)動電路所需要的各種控制波形,而在調(diào)試電路時(shí),使用FPGA中多余的邏輯來產(chǎn)生VGA信號和彩條信號,所產(chǎn)生的信號穩(wěn)定可靠。為電路調(diào)試帶來了很多方便,在實(shí)際應(yīng)用中,還可以對彩條信號產(chǎn)生模塊方便地進(jìn)行修改,比如可以修改行、場計(jì)數(shù)器的判斷值來調(diào)整彩條的大小。增加控制信號的位數(shù)。以及增加延時(shí)跳變的功能,使輸出的信號摘要。本文所述信號實(shí)現(xiàn)方法和程序經(jīng)實(shí)驗(yàn)是可行的,按照實(shí)際電路圖布板做成PCB,程序燒入FPGA,整機(jī)連接調(diào)試所得的信號符合國家電視信號有關(guān)標(biāo)準(zhǔn)。
參考文獻(xiàn)：
[1]董士海,張倪,肖磊,等.EGAVGA程序員手冊[M].北京:北京大學(xué)出版社,1999.
[2]王城,吳繼華,范麗珍,等.ALTERAFPGA/CPLD設(shè)計(jì)[M].北京:人民郵電出版社,2005.
【關(guān)鍵詞】避障；JK觸發(fā)器；紅外對管
1 引言
避障是智能體按照某一性能指標(biāo)在遇到障礙時(shí)選擇的一種行走處理方法，并依據(jù)某一性能指標(biāo)搜索一條從起始狀態(tài)到目標(biāo)狀態(tài)的最優(yōu)或近似最優(yōu)的無碰闖路徑，是當(dāng)今避障規(guī)劃中的難點(diǎn)。在智能小車的行駛過程中，如果在前方遇到障礙物則可向其的左側(cè)或右側(cè)轉(zhuǎn)向，以確保小車保持直線、無碰闖行駛狀態(tài)、使行駛的路徑達(dá)到最優(yōu)、最短狀態(tài)。鑒于上述原理，特對避障系統(tǒng)作如下設(shè)定：若上一次智能小車轉(zhuǎn)向右側(cè)，則在當(dāng)前遇到障礙物時(shí)智能小車向左轉(zhuǎn)，直到未探測到障礙物時(shí)停止轉(zhuǎn)動并開始向前直行；若上次智能小車轉(zhuǎn)向左側(cè)，則在當(dāng)前遇到障礙物時(shí)向其向右轉(zhuǎn)，直到未探測到障礙物時(shí)停止轉(zhuǎn)動并開始直行。
2 自動避障系統(tǒng)規(guī)劃
設(shè)計(jì)智能避障系統(tǒng)時(shí)，首先需要檢測障礙物與否存在，以達(dá)到檢測障礙模塊實(shí)時(shí)檢測的目的；其次需對檢測信號進(jìn)行處理，從而產(chǎn)生控制智能小車行走的控制信號，故需要智能避障控制中心模塊處理檢測到的障礙信號；通過控制小車驅(qū)動行駛電路，調(diào)控行駛電機(jī)的方向。由此特設(shè)計(jì)由三個(gè)模塊組成的避障控制系統(tǒng)：障礙檢測電路、自動避障控制系統(tǒng)、行駛驅(qū)動電路，其系統(tǒng)控制結(jié)構(gòu)如圖1所示。
在障礙檢測電路模塊中，依據(jù)紅外線的反射原理，通過紅外對管收發(fā)紅外線，以判斷智能小車的前方是否存在障礙。在自動避障控制系統(tǒng)中，以檢測障礙電路的輸出作為本模塊的輸入，通過JK觸發(fā)器作為控制系統(tǒng)的存儲單元，實(shí)現(xiàn)對小車行駛方法的選擇。在小車的驅(qū)動電路模塊中，通過控制電路輸出的控制信號作為驅(qū)動輸入驅(qū)動電機(jī)的轉(zhuǎn)動，實(shí)現(xiàn)小車的直行、左轉(zhuǎn)和右轉(zhuǎn)。
3 自動避障控制系統(tǒng)設(shè)計(jì)
3.1 自動避障控制系統(tǒng)簡述
智能小車在行駛的過程中能夠識別并繞開障礙物，在充斥著障礙物的環(huán)境里自由行走。置前端一個(gè)紅外傳感器，當(dāng)遇到障礙物時(shí)傳感信號X為高電平，否則傳感信號X保持低電平。在智能小車上有兩個(gè)控制信號Z0、Z1，分別控制智能小車的左右輪的轉(zhuǎn)動，當(dāng)Z0、Z1分別輸出高電平時(shí)，控制行走輪上的直流電機(jī)轉(zhuǎn)動，從而控制智能小車的行駛方向。
本系統(tǒng)設(shè)計(jì)采用如下避障規(guī)則：當(dāng)Z0為高電平，Z1為低電平時(shí)，智能小車左輪電機(jī)工作而右輪直流電機(jī)斷電，從而控制智能小車左轉(zhuǎn)；當(dāng)Z0為低電平，Z1為高電平時(shí)，其右輪直流電機(jī)工作而左輪直流電機(jī)斷電，從而控制智能小車右轉(zhuǎn)；當(dāng)Z0Z1控制端同時(shí)輸出高電平時(shí)，智能小車左右輪直流電機(jī)同時(shí)供電轉(zhuǎn)動，控制智能小車直行。
3.2 避障控制系統(tǒng)狀態(tài)表及狀態(tài)圖
由智能避障規(guī)則的簡述可知，智能小車在行駛的過程中可能會出現(xiàn)以下四種狀態(tài)：
（1）狀態(tài)S0：當(dāng)前向前行駛，但上一次遇到障礙物時(shí)是左轉(zhuǎn)。此時(shí)當(dāng)輸入信號X=0時(shí)，次態(tài)仍為S0，輸出Z1Z0=00；如果輸入X=1，時(shí)，表示前方檢測到障礙，其次態(tài)應(yīng)為S1，輸出Z1Z0=01。
（2）狀態(tài)S1：當(dāng)前智能小車在前方檢測到障礙物，智能小車向右轉(zhuǎn)。此時(shí)當(dāng)輸入信號X=0時(shí)，表示智能小車已經(jīng)繞過了前方的障礙物，其次態(tài)應(yīng)為S2，輸出Z1Z0=00；如果輸入信號X=1時(shí)，次態(tài)仍為S1，輸出Z1Z0=01。
（3）狀態(tài)S2：當(dāng)小車正向前行駛，但上一次遇到障礙物時(shí)是右轉(zhuǎn)。此時(shí)當(dāng)輸入信號X=0時(shí)，次態(tài)仍為S2，輸出Z1Z0=00；如果輸入X=1，時(shí)，表示前方檢測到障礙，其次態(tài)應(yīng)為S3，輸出Z1Z0=10。
（4）狀態(tài)S3：當(dāng)小車檢測到前方障礙物，智能小車向左轉(zhuǎn)。此時(shí)當(dāng)輸入信號X=0時(shí)，表示智能小車已經(jīng)繞過了前方的障礙物，其次態(tài)應(yīng)為S0，輸出Z1Z0=00；如果輸入信號X=1時(shí)，次態(tài)仍為S3，輸出Z1Z0=10。
通過上述過程所描述的控制系統(tǒng)狀態(tài)如表1所示，其狀態(tài)圖如圖3所示。
3.3 避障控制系統(tǒng)狀態(tài)分配
在數(shù)字邏輯電路中，常用“0”和“1”兩種狀態(tài)來描述實(shí)際電路中產(chǎn)生的高低電平，故需要把所得到狀態(tài)表中的各個(gè)狀態(tài)用二進(jìn)制碼表示。現(xiàn)假設(shè)存在可通過輸入來改變其狀態(tài)的存儲單元Q，可用兩種狀態(tài)“0”和“1”表示輸出的存儲狀態(tài)。由于本系統(tǒng)包含2?個(gè)狀態(tài)，故該電路應(yīng)選用兩級存儲單元Q1和Q0，其四種狀態(tài)：“00”、“01”、“10”、“11”，恰符合設(shè)計(jì)的要求。通過對上述狀態(tài)圖的分析，并依據(jù)狀態(tài)分配些規(guī)則得到如下分配方案：S0—00， S1—01 S2—11 S3—10狀態(tài)分配后的狀態(tài)表如表2所示。
3.4 避障控制系統(tǒng)激勵(lì)方程和輸出方程
根據(jù)狀態(tài)分配后的狀態(tài)遷移表，可得到智能小車避障控制系統(tǒng)輸出端Z1、Z0的輸出卡諾圖，如圖4、圖5所示。
通過對Z1和Z0的輸出卡諾圖的分析，Z和Z0輸出方程為
根據(jù)狀態(tài)分配后的狀態(tài)遷移表，通過分析可得到自動避障控制系統(tǒng)的兩級存儲單元Q1、Q0的次態(tài)卡諾圖，如圖6、圖7所示。利用次態(tài)卡諾圖可以求得各個(gè)存儲單元的次態(tài)方程。
通過對兩級存儲單元Q1、Q0的次態(tài)卡諾圖的分析，Q1、Q0的次態(tài)方程分別為：
依據(jù)上述計(jì)算，得出了系統(tǒng)的輸出Z1、Z0的輸出方程和存儲單元Q1、Q0的次態(tài)方程，但還需要選用合適的元器件來實(shí)現(xiàn)存儲單元，從而實(shí)現(xiàn)控制系統(tǒng)電路四種狀態(tài)的存儲，以設(shè)計(jì)出控制系統(tǒng)的邏輯電路圖。
3.5 避障控制系統(tǒng)邏輯電路圖
鑒于本避障控制系統(tǒng)中的觸發(fā)器屬于時(shí)序邏輯電路的范疇，而“0”和“1”兩種狀態(tài)，可以作為鎖存器在電路中使用，故電路的狀態(tài)用觸發(fā)器的狀態(tài)來表示。在控制設(shè)計(jì)時(shí)還需要根據(jù)觸發(fā)器Q1、Q0的次態(tài)方程，求出Q1、Q0的輸入激勵(lì)方程。本次設(shè)計(jì)中采用的是JK觸發(fā)器，結(jié)合JK觸發(fā)器的標(biāo)準(zhǔn)特征方程，可得Q1和Q0的標(biāo)準(zhǔn)特征方程分別為：
根據(jù)上述激勵(lì)方程和輸出方程，設(shè)計(jì)相應(yīng)的門電路，結(jié)合方程（1）、（2）和Z1、Z0的輸出方程，則可得到智能小車避障控制系統(tǒng)的數(shù)字邏輯電路圖。
4 結(jié)語
本論文提出了一種智能小車自動避障系統(tǒng)的設(shè)計(jì)方案，通過檢測障礙電路、自動避障控制系統(tǒng)，避障控制系統(tǒng)輸出的控制信號驅(qū)動智能小車的行駛，實(shí)現(xiàn)了智能小車的避障處理。該系統(tǒng)基于數(shù)字電路的觸發(fā)器為核心控制系統(tǒng)，解決了小車在行駛過程中遇到障礙時(shí)的避障工作復(fù)雜的問題，使避障規(guī)則簡單化，提高小車避障的可靠性。
參考文獻(xiàn)：
[1]郭小軍.LM567及其在測距中的應(yīng)用. 實(shí)驗(yàn)室研究與探索. 2007， 26（10）：22～23
[2]來清民，張玉英.關(guān)于音頻譯碼器LM567的使用. 河南教育學(xué)院學(xué)報(bào)（自然科學(xué)版）. 2001，10（2）：17～18
[3]劉長林，張鐵中，楊麗.果蔬智能小車研究進(jìn)展. 安徽農(nóng)業(yè)科學(xué). 2008，36（13）：5394～5397
[4]龍桂鈴，徐磊，侯英龍.基于單片機(jī)的智能車避障的實(shí)現(xiàn). 2011，39（3）：182～184
[5]鄭文生，謝小平.基于LM567的紅外測速方法.2008（11）：23～25
[6]李東生，張勇，許四毛. Protel99SE電路設(shè)計(jì)技術(shù)入門與應(yīng)用. 北京：電子工業(yè)出版社，2002
[7]劉大健，夏哲雷，衛(wèi)力.集成鎖相環(huán)路解碼器LM567及其在檢測電路中的應(yīng)用.國外電子元器件. 2000（1）：30～31
[8]閆晶.移動機(jī)器人避障系統(tǒng)設(shè)計(jì). [碩士學(xué)位論文]. 沈陽：沈陽理工大學(xué)，2008
[9]楊欣，萊·諾克斯，王玉鳳，劉湘黔.電子設(shè)計(jì)從零開始. 第二版. 北京：清華大學(xué)出版社，2010
關(guān)鍵詞:鎖相環(huán);電荷泵;壓控振蕩器
Abstract: This paper presents a low noise、low power charge pump phase locked loop which is used as clock generator for USB2.0, The active circuit was implemented in CSM 0.18um CMOS technology. The whole PLL consists of phase/frequency detector、charge pump、loop filter、voltage control oscillator and frequency divider. Simulation result shows that, when output frequency is 480MHz, PLL peak to peak jitter is only 5.01ps and power consume is only 8.3mW.
Keywords: low noise;charge pump;VCO
1緒論
隨著微電子技術(shù)的發(fā)展,微處理器等系統(tǒng)主頻的不斷提高,通信速度的不斷提高,系統(tǒng)對時(shí)鐘生成恢復(fù)電路的要求越來越高,計(jì)算機(jī)需要處理的數(shù)據(jù)越來越多。接口,作為計(jì)算機(jī)與外設(shè)數(shù)據(jù)交換的通道,傳輸速度的要求隨著數(shù)據(jù)量的增加而不斷提高。在市場的推動下,USB 2.0 接口因?yàn)槠涓咚俸蜔岵灏翁匦栽诂F(xiàn)代消費(fèi)類電子接口技術(shù)上有著廣泛的應(yīng)用。根據(jù)接收的數(shù)據(jù)恢復(fù)數(shù)據(jù)和時(shí)鐘,提供給數(shù)字系統(tǒng)一個(gè)精準(zhǔn)的一個(gè)低抖動、與工藝無關(guān)數(shù)據(jù)時(shí)鐘在數(shù)據(jù)接收部分非常關(guān)鍵,因此對鎖相環(huán)電路的研究和設(shè)計(jì)也就具有了更加重要的意義。
由于電荷泵鎖相環(huán)具有頻率獲取能力、理論上無限大的頻率牽引范圍和零靜態(tài)相位誤差,因此電荷泵鎖相環(huán)成為了現(xiàn)代最流行的鎖相環(huán)結(jié)構(gòu)[1]。圖1-1為本篇論文的鎖相環(huán)的整體結(jié)構(gòu)框圖,它主要包含三個(gè)基本部件: 鑒相\鑒頻器(Phase\Frequency Detector,PFD )、環(huán)路濾波器(Loop Filter,LPF)和壓控振蕩器(Voltage Controlled Oscillator,VCO )。另外,為了實(shí)現(xiàn)頻率倍增,在鎖相環(huán)反饋回路中加入了一個(gè)分頻器,把輸出頻率分頻后與輸入?yún)⒖碱l率比較。另外,USB 2.0所要求的時(shí)鐘占空比為50%,所以需要在VCO的輸出加一個(gè)輸出占空比為50%的轉(zhuǎn)換電路。
輸出頻率為Fout =NFref =F0 +vcKvco,其中Fref 是輸入頻率,F0 是壓控振蕩器的中心頻率,Kvco是壓控振蕩器的增益。本文首先對鎖相環(huán)的數(shù)學(xué)模型進(jìn)行了理論推導(dǎo),然后根據(jù)理論對鎖相環(huán)的各個(gè)子模塊電路進(jìn)行了設(shè)計(jì),并給出了整個(gè)鎖相環(huán)的仿真結(jié)構(gòu),最后給出結(jié)論。
2鎖相環(huán)的數(shù)學(xué)模型
鎖相環(huán)是一個(gè)非線性系統(tǒng)[2],但是,如果鎖相環(huán)處于鎖定狀態(tài)時(shí),我們可以用線性模型來分析它。鎖相環(huán)處于鎖定狀態(tài)是指由鑒相\鑒頻器產(chǎn)生的相位誤差信號Ve為一個(gè)固定的值。這時(shí),輸出信號和輸入?yún)⒖夹盘柕念l率完全相等;如果PLL用作一個(gè)頻率合成器,那輸出頻率就是輸入頻率的N倍。圖2是一個(gè)基本的PLL線性模型圖。在這節(jié)中我們將一步一步推導(dǎo)出鎖相環(huán)的閉環(huán)增益H(S),并由此得到鎖相環(huán)兩個(gè)重要的參數(shù):固有頻率ωn和阻尼系數(shù)ξ。
在鎖相環(huán)內(nèi)部,鑒相\鑒頻器產(chǎn)生的相位誤差信號V是由輸入?yún)⒖枷辔沪群头答佅辔沪鹊牟?乘上鑒相\鑒頻器的增益K得到的:
V(S)=K [θ(S)-θ(S)]=Kθ(S)
這個(gè)相位誤差電壓通過環(huán)路濾波器產(chǎn)生了VCO的控制電壓:
V(S)=V(S)F(S)
VCO的工作就像一個(gè)理想的積分器,它的傳輸函數(shù)是,則輸出相位可以表示為
θ(S)=
輸出相位被反饋,并通過一個(gè)N分頻的環(huán)路分頻器,產(chǎn)生了反饋相位θ:
θ(S)=
由此便可以得出鎖相環(huán)的傳輸函數(shù)H(S)
H(S)==(1)
鎖相環(huán)的傳輸函數(shù)具有低通特性。這意味著如果輸入?yún)⒖枷辔蛔兓浅＞徛?輸出相位將跟蹤它的變化。
本文中鎖相環(huán)采用如圖3所示的環(huán)路濾波器,這是一個(gè)二階濾波器。但C1的作用只是防止V的紋波干擾,它的取值一般為C2的1/10。由于這個(gè)原因,這個(gè)環(huán)路濾波器可以看作一階濾波器,它的傳輸函數(shù)(S)可表示為:
F(S)=R+
代入式(1)中,得到:
H(S)=
=N (2)
由上式可以得出鎖相環(huán)兩個(gè)重要的參數(shù):固有頻率ω和阻尼系數(shù)ξ
ω= (3)
ξ= (4)
固有頻率ω和阻尼系數(shù)ξ是鎖相環(huán)系統(tǒng)級設(shè)計(jì)中兩個(gè)關(guān)鍵的參數(shù)。使用S域坐標(biāo)可以方便地說明它們的意義[3]。
我們可以看到,極點(diǎn)以θ=sin-1ξ的角度距離原點(diǎn)ω。阻尼系數(shù)ξ是穩(wěn)定性的量度。如果ξ等于零,則極點(diǎn)位于虛軸上,系統(tǒng)將以ω的頻率穩(wěn)態(tài)振蕩。當(dāng)ξ增大,極點(diǎn)會移向左半平面,系統(tǒng)也因此變得穩(wěn)定。在這種情況下,系統(tǒng)的脈沖響應(yīng)是一個(gè)以ω頻率的阻尼振蕩。阻尼系數(shù)ξ越大,系統(tǒng)越穩(wěn)定,但系統(tǒng)的穩(wěn)態(tài)時(shí)間也越長。為了在兩者之間折中,我們?nèi)ˇ?=0.707。
固有頻率和阻尼系數(shù)同樣影響到鎖相環(huán)的環(huán)路帶寬。鎖相環(huán)的3-dB帶寬為[4]:
ω=ω
其中,α等于:
α=2ξ+1-4ξ-
在整個(gè)鎖相環(huán)中,壓控振蕩器是最大噪聲源,而且它的噪聲具有高通特性。為了抑制VCO噪聲,一般將鎖相環(huán)的3-dB帶寬選取得稍大一些。在本論文中,鎖相環(huán)的3-dB帶寬等于1 MHz。固有頻率ω和阻尼系數(shù)ξ這兩個(gè)參數(shù)確定下來后,我們可以由它們代入式(3)(4)解出環(huán)路濾波器的參數(shù)C1、C2、R2。
3子模塊設(shè)計(jì)
3.1 鑒頻鑒相器(PFD)、電荷泵(CP)、環(huán)路濾波器(LPF)的設(shè)計(jì)
圖5所示的電路圖包括了鑒頻鑒相器(PFD)、電荷泵(CP)和環(huán)路濾波器(LPF)。本文采用的VCO隨著控制電壓的升高,頻率是降低的。故在電荷泵中,dn信號為高時(shí),環(huán)路濾波器中的電容放電,使控制電壓下降,VCO頻率升高;而up控制上面的開關(guān),當(dāng)其有效時(shí),環(huán)路濾波器中的電容充電,VCO頻率降低。
在電荷泵的電路設(shè)計(jì)中,由于模擬電路采用的電源電壓為3.3 V,因此采用共源共柵的電流鏡來減小Icharge和Idischarge之間的失配。同時(shí),為了降低時(shí)鐘饋通效應(yīng),以及開關(guān)管m0、m1、m6、m7的溝道電荷注入效應(yīng),在電路中增加開關(guān)管m2、m3、m4、m5,并且開關(guān)管m0、m1、m6、m7選用最小的溝道長度,在其滿足通過電流源的電流的條件下寬長比盡可能小。采用單位增益放大器使得Vc與節(jié)點(diǎn)C的電壓保持一定,從而降低Vc和節(jié)點(diǎn)A,B的電荷分享效應(yīng)。
本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文
3.2 壓控振蕩器(VCO)
現(xiàn)代CMOS工藝中,環(huán)型振蕩器應(yīng)用廣泛,而且偶數(shù)級延時(shí)單元構(gòu)成的環(huán)型振蕩器可以方便地產(chǎn)生同相和正交相輸出信號,不需要多相濾波器等后續(xù)處理電路[5]。所以本文采用四級延遲單元組成的環(huán)形振蕩器,并且用控制電壓Vc控制延遲單元的延遲時(shí)間,如圖6所示。
鎖相環(huán)結(jié)構(gòu)中,產(chǎn)生相位噪聲的最主要模塊是VCO,所以VCO必須對電源電壓和襯底噪聲不敏感,差分緩沖級(Differential Buffer Stage)延遲單元正好可以滿足這個(gè)要求,每個(gè)延遲單元包含一組源極耦合的差分對,其負(fù)載由柵漏短接的PMOS管和用VBP偏置的同樣尺寸的兩個(gè)PMOS管并聯(lián)組成。通過改變的大小可以改變延遲單元負(fù)載阻抗的VBP大小,從而改變了延遲單元的延時(shí)。
采用單個(gè)MOS管作為延遲單元的可調(diào)電阻負(fù)載,負(fù)載一般都是非線性的,非線性負(fù)載會將共模噪聲轉(zhuǎn)變?yōu)椴钅Ｔ肼?從而影響到延遲時(shí)間。而圖6中延遲單元的負(fù)載為兩個(gè)MOS管并聯(lián)組成,其電流電壓特性關(guān)于電壓擺幅的中點(diǎn)對稱,由于其具有對稱性,雖然也是非線性的,可將一階耦合項(xiàng)消除掉,只留下高階項(xiàng),從而較大程度上可以減小電源上的共模噪聲所引起的抖動。
另外,為了降低電源電壓噪聲對環(huán)形振蕩器的影響,本文采用負(fù)反饋的動態(tài)偏置方式來對延遲單元進(jìn)行偏置,如圖6所示。該偏置電路由一個(gè)運(yùn)放和兩個(gè)半鏡像電路組成,由運(yùn)放輸出產(chǎn)生的VBN動態(tài)地調(diào)整流過鏡像電路和延遲單元的電流,直到VA、VBP和Vc相等,負(fù)反饋有效地提高了電流源的輸出阻抗,使其電流和電源電壓和襯底電壓無關(guān)。同時(shí),由于采用了自偏置技術(shù),此延遲單元對電源噪聲和襯底噪聲不敏感,且不需要額外的帶隙基準(zhǔn)來對運(yùn)放和延遲單元進(jìn)行偏置。
3.3 50%占空比轉(zhuǎn)換電路
USB 2.0所要求的時(shí)鐘占空比為50%,需要在VCO的輸出加一個(gè)輸出占空比為50%的轉(zhuǎn)換電路。傳統(tǒng)的做法是在VCO的輸出加一個(gè)2分頻器電路[6]。采用該種方法將使VCO的工作頻率是輸出頻率的兩倍,這將限制最大的輸出頻率。為此,本論文采用一個(gè)雙端變單端的轉(zhuǎn)換電路,該電路同樣能輸出一個(gè)占空比為50%的方波,而且VCO的工作頻率無需是輸出頻率的兩倍。電路如圖7所示,它包括兩個(gè)反相NMOS差分對放大器、兩個(gè)PMOS共源放大器和一個(gè)NMOS電流鏡。由于兩個(gè)NMOS差分對的電流和VCO延遲單元的偏置電流一樣,所以該NMOS差分對放大器能夠準(zhǔn)確地接收VCO延遲單元輸出的共模電壓,NMOS差分對放大器對信號進(jìn)行放大并給PMOS共源放大器提供一個(gè)直流偏置電壓,PMOS共源放大器再對信號進(jìn)行放大并通過一個(gè)NMOS電流鏡轉(zhuǎn)換成單端輸出,實(shí)現(xiàn)雙端轉(zhuǎn)單端的功能,并且輸出占空比為50%。
4整體仿真結(jié)果
在前文子電路分析與設(shè)計(jì)的基礎(chǔ)上,采用CSM 0.18μm CMOS模型對整體電路進(jìn)行了仿真。其中,輸入?yún)⒖碱l率Fref =12 MHz,分頻器N = 40,輸出頻率為12MHz*40 = 480 MHz。圖8為鎖相環(huán)版圖和輸出抖動圖,從圖中看到,在鎖相環(huán)輸出頻率為480 MHz時(shí),峰峰抖動是5.01 ps。整個(gè)芯片中模擬電路用3.3 V供電,數(shù)字電路用1.2 V供電,功耗僅為 8.3 mW。
5總結(jié)
本文以“自頂而下”的方法設(shè)計(jì)了一款480 MHz、用于USB 2.0的時(shí)鐘產(chǎn)生功能的、低噪聲、低功耗CMOS鎖相環(huán)。本文首先從鎖相環(huán)的數(shù)學(xué)模型入手,縝密地推導(dǎo)出了鎖相環(huán)的傳輸函數(shù)和兩個(gè)對鎖相環(huán)性能有巨大影響的參數(shù):固有頻率ωn和阻尼系數(shù)ξ;接著詳細(xì)分析了構(gòu)成鎖相環(huán)的各個(gè)子電路:鑒頻/鑒相器、電荷泵、壓控振蕩器等。最后將整個(gè)鎖相環(huán)進(jìn)行了整體仿真。仿真結(jié)果表明,在輸出頻率為480 MHz時(shí),峰峰值抖動僅為5.01 ps,功耗僅為8.3 mW。設(shè)計(jì)完全可以滿足USB 2.0時(shí)鐘的要求。
參考文獻(xiàn)
[1]Behzad Razavi, “Design of Analog CMOS Integrated Circuits”, McGraw-Hill Higher Education, 2001.
[2] F. M. Gardner, Phaselock Techniques, 2nd Edition. John Wiley & Sons, New York, NY 1979.
[3] G. F. Franklin, J. D. Powell, and A. Emami-Naeini, Feedback Control of Dynamic Systems, 3rd Edition. Addison-Wesley, Reading, MA 1994.
[4] U. L. Rohde, Microwave and Wireless Synthesizers: Theory and Applications.John Wiley & Sons, New York, NY 1997.
[5] Yan W S T, Luong H C.A 900 MHz CMOS low- phase noise vo1tage-controlled ring oscillator. IEEE Transactionson Circuits and Systems , 2001 , 48 (2 ): 216-221.
1.題目：邏輯選擇無環(huán)流直流調(diào)試系統(tǒng)
2.直流電動機(jī)的額定參數(shù):
型號Z2—41
它勵(lì)
Pnom=3KW Unom=220V Inom=17.2A nnom=1500rpm Uφnom=220V
Iφnom=0.573A
3.其它的已知參數(shù):
① 折合到電動機(jī)軸上的總飛輪慣量GD2=5.6Nm2
② 變流器的內(nèi)阻 Rrec=1.35Ω
③ 電樞電阻 Ra=1.4Ω
④ 平波電抗器電阻 Rpl=0.5Ω
⑤ 電樞回路總電感 L=40mH
⑥ Ce=(Unom–InomRa)/nnom Vmin/r
⑦ 過載倍數(shù) λ=1.5
⑧ 各調(diào)節(jié)器限幅值及給定值 Unm*=±10V
Uim*=±10V
電流調(diào)節(jié)器的限幅值為±8V
速度反饋濾波Tom=10ms
電流反饋濾波Toi=2ms
4.系統(tǒng)的技術(shù)性能指標(biāo)要求:
穩(wěn)態(tài)指標(biāo)：穩(wěn)態(tài)無靜差
動態(tài)指標(biāo)：δi≤5% δn≤10%
前
言
隨著電力傳動裝置在現(xiàn)代化工業(yè)生產(chǎn)中的廣泛應(yīng)用，以及對其生產(chǎn)工藝、產(chǎn)品質(zhì)量的要求不斷提高，需要越來越多的生產(chǎn)機(jī)械能夠?qū)崿F(xiàn)制動調(diào)速，因此我們就要對這樣的自動調(diào)速系統(tǒng)作一些深入的了解和研究。
本設(shè)計(jì)的課題是邏輯選觸無環(huán)流直流調(diào)速系統(tǒng)。該系統(tǒng)屬于模擬系統(tǒng)，雖然不是很先進(jìn)，但仍然在工礦企業(yè)中有著廣泛的應(yīng)用，本設(shè)計(jì)有較高的集成度，大量采用了LM和CMOS、HTL集成器件，使模擬數(shù)字集成電子電路的各種型號的運(yùn)放. 邏輯單元，時(shí)序單元，觸發(fā)器，光電器件紛呈在電路版上，同時(shí)也大量的使用分立元件等特點(diǎn)。
本文將先分析主回路及計(jì)算，論述其工作原理，接著講解各個(gè)控制單元，本系統(tǒng)的控制線路采用速度、電流、雙閉環(huán)調(diào)速系統(tǒng)。此外，為了控制給定信號的加速度，系統(tǒng)中又加入了一個(gè)給定積分器，兩個(gè)環(huán)節(jié)的調(diào)節(jié)器均采用PI調(diào)節(jié)器
在本論文的最后，對系統(tǒng)進(jìn)行動態(tài)校正和工作過程各階段進(jìn)行較詳細(xì)的圖文討論。本系統(tǒng)采用的是串聯(lián)校正。
本設(shè)計(jì)采用邏輯選觸無環(huán)流調(diào)速系統(tǒng)，投資少，調(diào)整方便，較符合實(shí)際需要，并且使用起來也比較的安全和方便，出故障時(shí)能及時(shí)察覺和排除。
由于作者水平有限，時(shí)間倉促，望指導(dǎo)老師，專家同仁多加批評指正。
作者
目
錄
第一章 系統(tǒng)主回路設(shè)計(jì) 5
§1-1系統(tǒng)主回路的論述、比較及選擇 5
一.三相半波與三相橋式的比較 6
二.電樞反接可逆線路與勵(lì)磁反接可逆線路的比較 6
§1-2 主回路的工作原理 7
一．關(guān)于三相橋式反并聯(lián) 7
二．主回路的工作原理 7
§1-3 主回路各元件的參數(shù)的選擇及計(jì)算 8
一、整流變壓器額定參數(shù)的計(jì)算與選擇 8
二、晶閘管和整流管的選擇及計(jì)算 9
三、平波電抗器的電感量的選擇及計(jì)算 10
四、閘管的保護(hù)裝置及其計(jì)算 11
第二章 系統(tǒng)控制單元論述 17
§2-1可逆調(diào)速系統(tǒng)的方案 17
§2-2邏輯無環(huán)流可逆系統(tǒng) 17
§2-3 控制單元的論述 20
第三章 操作回路工作原理 35
第四章 系統(tǒng)的工作過程分析 37
§4-1 雙閉環(huán)調(diào)速系統(tǒng)的組成 37
§4-2調(diào)速系統(tǒng)的工作原理及靜態(tài)特性 38
一、系統(tǒng)的組成過程中應(yīng)注意的兩個(gè)問題 38
二、系統(tǒng)的靜態(tài)特性 40
§4-3 調(diào)速系統(tǒng)的動態(tài)特性 40
一、雙閉環(huán)調(diào)速系統(tǒng)突加給定時(shí)的動態(tài)響應(yīng) 40
二．雙閉環(huán)調(diào)速系統(tǒng)的抗擾性能 44
第五章 系統(tǒng)的動態(tài)校正 46
§5-1 二階及三階最佳校正 46
一、二階最佳校正 46
二、三階最佳校正 47
§5-2 電流環(huán)的設(shè)計(jì) 47
§5-3 轉(zhuǎn)速環(huán)的設(shè)計(jì) 49
附件一 環(huán)流直流調(diào)速實(shí)驗(yàn)裝置元器件材料明細(xì)表 51
主回路，勵(lì)磁回路及操作電路部分 51
脈沖功放部分 53
調(diào)節(jié)大板部分 54
附件二 參考文獻(xiàn) 59
附件三 圖紙 60
點(diǎn)擊查看全文
關(guān)鍵詞：CCD器件；時(shí)序電路；驅(qū)動；光積分時(shí)間
中圖分類號：TP333.5+3文獻(xiàn)標(biāo)識碼：B
文章編號：1004-373X(2009)03-160-03
Design of the Driving Time Sequence Circuit of Linear CCD Based on FPGA
YUAN Jinfeng,CHEN Wenyi,LI Kai
(Xi′an Institute of Post &Telecommunications,Xi′an,710061,China)
Abstract：CCD is used in modern photoelectronics,precision instrument and many aspects.Usually,the driving time sequence is designed under special condition or special uses.This paper takes linear CCD device TCD1500C as example,by researching the character of CCD and sequence circuit waveform,designs driver circuit waveform that uses FPGA and enables it to meet the application requirements.By changing the clock frequency or increasing the cycle-integral number of clock pulses,thus changing optical integration time.
Keywords：CCD device;time sequence circuit;driver;optical integration time
0 引 言
電荷耦合器件(Charge Coupled Devices,CCD)是一種圖像傳感器，它在工業(yè)、計(jì)算機(jī)圖像處理、軍事等方面都得到廣泛的應(yīng)用。目前CCD的應(yīng)用技術(shù)已成為集光學(xué)、電子學(xué)、精密機(jī)械與計(jì)算機(jī)技術(shù)為一體的綜合技術(shù)，在現(xiàn)代光子學(xué)、光電檢測技術(shù)和現(xiàn)代測試技術(shù)領(lǐng)域中起到了相當(dāng)大的作用。因此，CCD的作用是不可估量的。然而，CCD要正常工作是要驅(qū)動時(shí)序的，雖然有些CCD往往自帶驅(qū)動，但是在特殊需要或需要加特殊功能時(shí)，CCD驅(qū)動往往需要自己設(shè)計(jì)，例如曝光時(shí)間可調(diào)等功能。
現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA）是在PAL,GAL,EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
由于FPGA具有易修改，在線編程等特點(diǎn)，可根據(jù)不同要求進(jìn)行在線配置，從而升級方便。另外由于FPGA集成度高，可將系統(tǒng)的部分或全部功能集成在一片芯片上，可減小系統(tǒng)硬件復(fù)雜度。
2 CCD工作原理和特性參數(shù)
TCD1500C是一種高靈敏度、低暗電流、5 340像元的線陣CCD圖像傳感器，其像敏單元大小是7 μm×7 μm×7 μm;相鄰像元中心距也是7 μm;像元總長是37.38 mm。其驅(qū)動時(shí)序圖如圖1所示。TCD1500C在驅(qū)動脈沖作用下開始工作。
由圖1可知，CCD的一個(gè)工作周期分為兩個(gè)階段：光積分階段和電荷轉(zhuǎn)移階段。在光積分階段，SH為低電平，它使存儲柵和模擬移位寄存器隔離，不會發(fā)生電荷轉(zhuǎn)移現(xiàn)象。存儲柵和模擬移位寄存器分別工作，存儲柵進(jìn)行光積分，模擬移位寄存器則在驅(qū)動脈沖的作用下串行地向輸出端轉(zhuǎn)移信號電荷，再由SP進(jìn)行采樣和保持，最后由OS端分別輸出。RS信號清除寄存器中的殘余電荷。在電荷轉(zhuǎn)移階段SH為高電平，存儲柵和模擬移位寄存器之間導(dǎo)通，實(shí)現(xiàn)感光陣列光積分所得的光生電荷勢阱中，此時(shí)，輸出脈沖停止工作，輸出端沒有有效電荷輸出。由于結(jié)構(gòu)上的安排，OS先輸出13個(gè)虛設(shè)像元信號，再輸出45個(gè)啞元像元，然后再輸出5 340個(gè)有效像元信號，之后再是12個(gè)啞元信號，輸出1個(gè)奇偶檢測信號，以后便是空驅(qū)動(空驅(qū)動的數(shù)目可以是任意的)。
2 芯片的選擇以及設(shè)計(jì)平臺概述
FPGA選擇的是ALTERA公司的FLEX10K系列的EPF10K10LC84-4，他是一款典型在線可編程FPGA器件。
設(shè)計(jì)選擇的平臺主要是Modelsim。Modelsim仿真工具是Model公司開發(fā)的，它支持Verilog DHL,VHDL以及他們的混合仿真，可以將整個(gè)程序分布執(zhí)行，使設(shè)計(jì)者直接看到它的程序下一步要執(zhí)行的語句，而且在程序執(zhí)行的任何步驟任何時(shí)刻都可以查看任意變量的當(dāng)前值，可以在Dataflow窗口查看某一單元或模塊的輸入輸出的連續(xù)變化等，比Quartus自帶的仿真器功能強(qiáng)大的多，是目前業(yè)界最通用的仿真器之一。仿真都正確無誤后再用Quartus Ⅱ軟件來綜合和下片。本程序采用Verilog硬件描述語言編寫，其可移植性和可讀性都好。
3 CCD驅(qū)動時(shí)序的設(shè)計(jì)和實(shí)現(xiàn)
由圖1所示，其設(shè)計(jì)方法是：在系統(tǒng)最佳工作頻率下，通過基本計(jì)數(shù)單元產(chǎn)生CCD工作所需的波形，保證CCD正常工作。根據(jù)TCD1500C的技術(shù)手冊，可以看出時(shí)鐘Φ為典型值0.5 MHz時(shí)，占空比為1∶1；輸出復(fù)位脈沖ΦRS為1 MHz，占空比為1∶3，采樣保持脈沖ΦSP=1 MHz，脈沖寬度為100 ns。根據(jù)所給出的時(shí)序關(guān)系圖可以得到轉(zhuǎn)移脈沖ΦSH，時(shí)鐘Φ，復(fù)位脈沖RS，采樣保持脈沖SP等控制信號的時(shí)序圖。由于1個(gè)ΦSH周期中至少要有5 411個(gè)Φ脈沖，即TSH>5 411T。由此可知，改變時(shí)鐘頻率或增加光積分周期內(nèi)的時(shí)鐘脈沖數(shù)，就可以改變光積分時(shí)間。即通過積分時(shí)間控制信號A1，A2，A3控制積分時(shí)間的改變；000～111分別控制8檔積分時(shí)間變換。000時(shí)間最短，111時(shí)間最長，可以通過軟件動態(tài)設(shè)置積分時(shí)間，實(shí)現(xiàn)CCD光積分時(shí)間的智能控制。部分實(shí)現(xiàn)程序如下：
always @ (posedge CLK_20M or negedge RESET)
begin
if(~RESET)
rs_count ＜= 5′h00;//復(fù)位信號計(jì)數(shù)器
else if(rs_count == 5′h13)
rs_count ＜= 5′h00;
else
rs_count ＜= rs_count + 1′b1;
end
always @ (posedge CLK_20M or negedge RESET)
begin
if(~RESET)
RS ＜= 0;
else if(rs_count == 5′h0E)
RS ＜= 1;
else if(rs_count == 5′h13)
RS ＜= 0;
end
編譯后最后得到的仿真波形結(jié)果如圖2所示。
4 結(jié) 語
本文實(shí)際采用Modelsim開發(fā)系統(tǒng)實(shí)現(xiàn)編程和測試程序的編寫，內(nèi)部模塊采用Verilog 硬件描述語言編寫，完成了時(shí)序電路的設(shè)計(jì)和實(shí)現(xiàn)，并測試無誤后下載到FPGA上，產(chǎn)生CCD驅(qū)動，輸出結(jié)果十分理想。不僅簡化了電路設(shè)計(jì)，提高可靠性，而且提高了研發(fā)速度。
參考文獻(xiàn)
［1］常磊，李國寧，金龍旭.基于FPGA的全幀型面陣CCD驅(qū)動時(shí)序設(shè)計(jì)［A］.2006年國防光學(xué)及光電子學(xué)學(xué)術(shù)研討會暨中國兵工學(xué)會光學(xué)專業(yè)委員會成立25周年年會論文集 ［C］.2006.
［2］管立新,沈保鎖,柏勁松.幀同步系統(tǒng)的FPGA設(shè)計(jì)［J］.微計(jì)算機(jī)信息,2006,22(9Z):177-178,223.
［3］王慶有.CCD應(yīng)用技術(shù)［M］.天津：天津大學(xué)出版社，2000.
［4］周奇勛,王勉華,樂春峽.基于FPGA的VHDL語言設(shè)計(jì)優(yōu)化［A］.中國儀器儀表學(xué)會第五屆青年學(xué)術(shù)會議論文集 ［C］.2003.
［5］常丹華.一種新的CCD電路設(shè)計(jì)方法［J］.傳感器技術(shù)，2001，20(6)：32-34.
［6］趙春暉,劉會,梁剛鍵.基于CPLD和VHDL的一種線陣CCD驅(qū)動時(shí)序電路的設(shè)計(jì)與實(shí)現(xiàn)［J］.應(yīng)用科技,2005,32(11):4-6.
［7］李敏杰,李云飛,司國良,等.基于FPGA的一種長線陣CCD驅(qū)動時(shí)序電路設(shè)計(jì)［A］.2006年國防光學(xué)及光電子學(xué)學(xué)術(shù)研討會暨中國兵工學(xué)會光學(xué)專業(yè)委員會成立25周年年會論文集 ［C］.2006.
［8］郭晏強(qiáng),熊莉英.利用Handel-C和VHDL語言設(shè)計(jì)FPGA應(yīng)用［A］.第九屆全國青年通信學(xué)術(shù)會議論文集 ［C］.2004.
［9］孫釗，高愛華，田愛玲.線陣CCD測徑裝置的設(shè)計(jì)［J］.應(yīng)用光學(xué)，2003,24(2)：31-33.
［10］趙光興.CCD檢測衍射條紋的數(shù)據(jù)處理［J］.儀表技術(shù)與傳感器,2001(4):42-43.
關(guān)鍵詞:低功耗設(shè)計(jì);電源關(guān)斷; CPF格式
The Design Implementation Based on Power Shut off Technology
WANG Dian-chao YI Xing-yong Pan Liang
(CEC Huada Electronic Design Co.,Ltd. Beijing 100102,China)
Abstract:The technology of Power Shut Off(PSO) refers to shutting off the power of the module when it dose not work in a period of time, in order to reduce chip power .The CPF format developed by Cadence company was adopted in this paper to define each low power cell and to introduce implementation flow of PSO through an experimental case. The result shows that the chip's static power can be effectively reduced when the PSO technology is used.
Key words: Low power design; Power Shot Off; CPF format
1引言
隨著系統(tǒng)芯片(SoC) 采用更先進(jìn)的制造工藝并集成更多的功能,它所面臨的高性能與低功耗的矛盾越來越突出。對于130nm及以下的工藝,芯片的功耗密度越來越高、漏電功耗所占比例越來越大,在90 nm時(shí),靜態(tài)功耗在總功耗的比例已經(jīng)接近1/3,如圖1所示,所以在芯片的設(shè)計(jì)過程中,除了對芯片的動態(tài)功耗進(jìn)行優(yōu)化外,還要對芯片的靜態(tài)功耗進(jìn)行有效的優(yōu)化。
芯片中某些模塊在一段時(shí)間內(nèi)不工作時(shí),通過將其供電電源關(guān)斷,從而達(dá)到降低芯片功耗的目的。電源關(guān)斷(PSO)技術(shù)是最有效的降低靜態(tài)功耗的技術(shù)之一。本文通過采用Cadence公司的CPF格式來定義各個(gè)低功耗單元,用實(shí)例來介紹實(shí)現(xiàn)電源關(guān)斷的過程,并對結(jié)果進(jìn)行了分析。
2 電源關(guān)斷技術(shù)
及CPF格式定義低功耗單元
2.1 電源關(guān)斷技術(shù)簡介
如果某一模塊在一段時(shí)間內(nèi)不工作,可以關(guān)掉它的供電電源。關(guān)掉供電電源可以使用設(shè)置在模塊頂部或底部的Power Switch開關(guān),通常在使用后端工具進(jìn)行布局布線時(shí)加入。斷電后,模塊進(jìn)入睡眠模式,其漏電功率很小。喚醒時(shí),為了使模塊盡快恢復(fù)工作模式,需要保持關(guān)電前的狀態(tài),保持寄存器(SRPG)可用于記憶狀態(tài)。 為了使保持寄存器記憶狀態(tài),模塊的電源關(guān)斷時(shí),需要常開電源為保持寄存器供電。為了保證在睡眠模式時(shí),下一級的輸入不會懸空,設(shè)計(jì)中需要插入隔離單元(Isolation Cell),提供一個(gè)“1”或“0” 的輸出,使下一級的輸入為確定的邏輯值。綜上所述,電源關(guān)斷設(shè)計(jì)需要工藝庫中提供的低功耗單元包括:包括保持寄存器(SRPG)、隔離單元(ISO)、常開緩沖器(always on buffer)及電源開關(guān)(power switch)等低功耗單元。
2.2 CPF格式定義低功耗單元
面臨低功耗設(shè)計(jì),EDA工具供應(yīng)商強(qiáng)調(diào)整個(gè)流程進(jìn)行優(yōu)化來實(shí)現(xiàn)低功耗自動管理的概念,同時(shí)簡化設(shè)計(jì)的復(fù)雜性。由Cadence公司開發(fā)、Si2(silicon integration initiative)的低功耗聯(lián)盟(LPC)管理的通用功率格式(CPF,common power format)首先于2005年向行業(yè)開放。Synopsys后來聯(lián)合Mentor和Magma等公司開發(fā)了統(tǒng)一功率格式(UPF,unified power format)于2007年2月底作為一項(xiàng)Accellera標(biāo)準(zhǔn)出臺。 UPF和CPF命令十分類似,只是各自對應(yīng)于不同的EDA工具。如圖2所示CPF設(shè)計(jì)流程。
CPF文件允許用戶在整個(gè)RTL-GDSII設(shè)計(jì)流程中定義功率設(shè)計(jì)意圖和約束條件,使用Tcl腳本文件,用戶可以使用其中的命令完成諸如建立和管理電源域、確定隔離和保持、定義與電源相關(guān)的規(guī)則和約束條件等等。
3基于電源關(guān)斷技術(shù)的設(shè)計(jì)實(shí)現(xiàn)
3.1設(shè)計(jì)實(shí)例介紹
測試芯片采用了電源關(guān)斷的低功耗設(shè)計(jì)技術(shù),芯片中劃分了5個(gè)獨(dú)立的電源域,其中PD0為常開電源域,PD1-PD4為可關(guān)斷電源域,電源域中的寄存器在綜合階段全部替換成了保持寄存器,因此可以在電源重新上電后恢復(fù)斷電前的數(shù)據(jù)。芯片的邏輯部分供電電壓為1.8V,芯片中包含了一塊電源可關(guān)斷的SRAM模塊,如圖3所示。
物理實(shí)現(xiàn)選用的工藝庫為130nm低功耗庫,庫中包含了電源關(guān)斷設(shè)計(jì)所需要的低功耗單元。
3.2芯片的物理設(shè)計(jì)
相對于普通設(shè)計(jì),在物理實(shí)現(xiàn)過程中,低功耗設(shè)計(jì)有一些特殊的步驟,需要在設(shè)計(jì)過程中加以注意,如加入power switch開關(guān)、添加連接常開電源的well tap 單元等等。接下來將對設(shè)計(jì)實(shí)現(xiàn)中的特殊步驟加以介紹。完整的低功耗設(shè)計(jì)實(shí)現(xiàn)流程如下:
3.2.1 添加 Power switch 開關(guān)
對需要關(guān)斷的Power Domain,添加power switch開關(guān),在添加開關(guān)時(shí)要保證power switch屬于所添加的電源區(qū)域,同時(shí)起始點(diǎn)設(shè)置為布線間距的整數(shù)倍,否則在布線后插入filler會產(chǎn)生空隙。本次設(shè)計(jì)中power switch插入的起始點(diǎn)為264,此距離為采用的130nm工藝庫中布線間距(0.48)的整數(shù)倍。插入power switch腳本如下:
#PD1
addPowerSwitch-column
-powerDomain PD1
-globalSwitchCellName scs8lp_sleep_head_L
-leftOffset 264 -enablePinIn sleep
-enablePinOut sleepout
-enableNetIn instance_core/UNCONNECTED22
-enableNetOut sw_out
-checkerBoard 1
-horizontalPitch 900.0
3.2.2加入well tap單元:
對于常開電源區(qū)和可關(guān)斷電源區(qū),需要添加不同類型的well tap,對于常開電源區(qū),加入普通類型的well tap;但對于可關(guān)斷電源區(qū),由于電源關(guān)斷后,仍然有保持寄存器中的一部分邏輯電路在工作,即保存關(guān)斷前的數(shù)值,因此,必須對這部分工作的器件進(jìn)行阱連接。添加特殊類型的well tap。如圖4所示,well tap單元上加有窄的stripe,以保證well tap供電,進(jìn)而使保持寄存器工作部分的邏輯電路的阱連接。
3.2.3 Buffer tree synthesis for SRPG and ISO cell
對于各個(gè)電源區(qū)域保持寄存器的控制端,由于受到同一個(gè)控制信號的驅(qū)動,容易產(chǎn)生信號的延時(shí)及max fanout不滿足問題,通常對這些端口的信號線進(jìn)行buffer tree synthesis,進(jìn)而對信號到達(dá)不同寄存器的skew進(jìn)行平衡。
隔離單元與保持寄存器單元類似,也要對控制信號端進(jìn)行buffer tree synthesis。
相應(yīng)的腳本如下:
#SRPG enable signal buffer tree synthesis
selectNet instance_core/n_594
bufferTreeSynthesis -bufList{scs8lp_bufkapwr_1scs8lp_bufkapwr_4}
-maxDelay 300ps
-net instance_core/n_594
-fixedBuf
-fixedNet
# isolation enable signal buffer tree synthesis
selectNetinstance_core/n_8065
bufferTreeSynthesis -bufList {scs8lp_buf_4}
-maxDelay 300ps
-net instance_core/n_8065
-fixedBuf
-fixedNet
在進(jìn)行buffer tree synthesis 過程中,一定要設(shè)置-fixedBuf fixedNet,否則優(yōu)化過程中,會使常開的buffer被普通buffer替代,致使期望保存或恢復(fù)的數(shù)值不能正確操作。
3.2.4 Always on pin connected for SRPG
保持寄存器用于受到電源關(guān)斷的區(qū)域,保持寄存器一般包含兩級:主級與存儲級。主級與本地(可開關(guān))電源軌相連。存儲級與常開電源相連,以便用最小的漏電電流保持正常狀態(tài),存儲級通常使用高閾值電壓晶體管。如圖5所示130nm工藝庫中保持寄存器版圖,其中kapwr為常開電源Pin。
保持寄存器的性能與常規(guī)寄存器幾乎完全一樣,不過需要更大的面積和稍高的動態(tài)耗電。在正常運(yùn)行過程中,這些寄存器具有與其他標(biāo)準(zhǔn)寄存器相同的功能,一旦發(fā)出保持啟動信號,寄存器就進(jìn)入保持模式,意味著可以關(guān)閉電源,處于保持模式時(shí),時(shí)鐘和重置信號不起作用。
在時(shí)鐘樹綜合之前,需要對保持寄存器的常開電源Pin進(jìn)行連接。布線器會把選中的器件、選中的pin連接到指定的電源stripe上去,腳本如下:
#SRPG virtpwr connected by nanoroute
setNanoRouteMode -routeHonorPowerDomain true
setPGPinUseSignalRoute scs8lp_srsdfrtp_1:kapwr scs8lp_bufkapwr_1:kapwr
scs8lp_bufkapwr_4:kapwr
selectNet VDD1V8
setNanoRouteMode -routeSelectedNetOnly true
globalDetailRoute
setNanoRouteMode -routeSelectedNetOnly false
以上幾個(gè)步驟為電源關(guān)斷設(shè)計(jì)中相對普通設(shè)計(jì)需要特別注意的地方,布局布線完成后,需要進(jìn)行詳細(xì)的DRC/LVS檢查。
4芯片的測試結(jié)果分析
芯片從Foundry返回后,測試結(jié)果表明,芯片可以實(shí)現(xiàn)電源關(guān)斷的操作,重新上電后,可以實(shí)現(xiàn)數(shù)據(jù)的恢復(fù),如圖6所示。
對于單個(gè)可關(guān)斷的電源域,動態(tài)功耗為:3.04-3.25mA,供電電源關(guān)斷后,靜態(tài)功耗為: 189-200nA,從上述結(jié)果可以看出,芯片采用電源關(guān)斷技術(shù),可以有效的降低芯片的靜態(tài)功耗。對于手持式設(shè)備,芯片的靜態(tài)功耗或待機(jī)功耗要求苛刻,對一些認(rèn)證IP,認(rèn)證結(jié)束后,芯片正常工作狀態(tài)下,不需要其繼續(xù)工作,可以考慮采用電源關(guān)斷技術(shù),關(guān)斷其供電電源;對于某些特殊的IP或Memory等,也可以同樣采用此技術(shù)。
5結(jié)束語
電源關(guān)斷技術(shù)要求從系統(tǒng)級處了解在哪里增加電源門,怎樣及何時(shí)去控制這些電源門。同時(shí)切斷設(shè)計(jì)的電源必須能節(jié)省功耗,因?yàn)樵跀嚯姾图与娹D(zhuǎn)換期間的功率純粹是浪費(fèi)的。斷電和加電要求一定的轉(zhuǎn)換周期,也需要通過仿真來對比電源關(guān)斷時(shí)節(jié)省的功率以及加電時(shí)耗費(fèi)的切換功率,同時(shí),也必須權(quán)衡考慮為實(shí)現(xiàn)此省電技術(shù)而需要的芯片面積和關(guān)斷該設(shè)計(jì)所導(dǎo)致的任何性能降低。
采用電源關(guān)斷技術(shù)實(shí)現(xiàn)芯片設(shè)計(jì),要從綜合階段開始,綜合過程中插入隔離單元并把普通寄存器替換為保持寄存器。接著,物理實(shí)現(xiàn)階段必須了解頂部/底部(header/footer)開關(guān)的特殊電源連接需求,正確的將開關(guān)插入各自的電源域中,同時(shí)要添加特殊類型的well tap,以保證保持寄存器常開部分邏輯電路的阱連接,在時(shí)鐘樹綜合之前,需要對保持寄存器的常開電源Pin進(jìn)行連接等等。
為確保流片成功,芯片設(shè)計(jì)要求通過時(shí)序和信號完整性分析,來解決開關(guān)中額外的IR-drop壓降、通過隔離單元的時(shí)延和控制信號對噪聲的靈敏度問題。等效性檢查應(yīng)包括電源域識別、隔離/電源開關(guān)使能的驗(yàn)證以及狀態(tài)保持的睡眠/喚醒序列檢查等等。
基于以上論述,是否采用電源關(guān)斷設(shè)計(jì)要經(jīng)過仔細(xì)的分析,準(zhǔn)確的評估芯片設(shè)計(jì)中采用電源關(guān)斷技術(shù)后可以優(yōu)化靜態(tài)功耗的比例。同時(shí),物理設(shè)計(jì)實(shí)現(xiàn)過程中,需要特別注意與其他普通設(shè)計(jì)的區(qū)別。
參考文獻(xiàn)
[1] 陳春章 艾霞 王國維編著 數(shù)字集成電路物理設(shè)計(jì) 北京: 科學(xué)出版社 2008
[2] 虞希清 專用集成電路設(shè)計(jì)實(shí)用教程 杭州:浙江大學(xué)出版社 2007
[3] Himanshu Bhatnagar 著 張文俊 譯 高級ASIC芯片綜合 北京:清華大學(xué)出版社 2007
[4] 李強(qiáng) 超高頻射頻電子標(biāo)簽芯片中低功耗電路研究(博士論文)上海:復(fù)旦大學(xué)2005
[5]Michael Keating David Flynn Low Power Metho- dology Manual For System-on-Chip DesignUSA: Springer publishing company 2006
[6] 張培勇 32位嵌入式CPU的超深亞微米物理實(shí)現(xiàn)與驗(yàn)證 杭州:浙江大學(xué),2004.6
[7] 韋健 低功耗邏輯電路設(shè)計(jì)及在RISC設(shè)計(jì)中的研究(博士學(xué)位論文) 杭州:浙江大學(xué),2001
[8] 楊波 低功耗微處理器體系結(jié)構(gòu)的研究與設(shè)計(jì)(博士學(xué)位論文) 西安:西北工業(yè)大學(xué),2001
[9] Samir Palnitkar Verilog HDL A Guide to Digital Design and Synthesis 北京:電子工業(yè)出版社 2006
作者簡介
王殿超,北京中電華大電子設(shè)計(jì)有限責(zé)任公司芯片工程部 物理設(shè)計(jì)工程師;
防潮是糧食儲存過程中一項(xiàng)重要內(nèi)容，對糧食的儲存質(zhì)量有很重要的作用。它直接影響到儲備物資的使用壽命和工作可靠性。為保證日常工作的順利進(jìn)行，首要問題是加強(qiáng)倉庫內(nèi)溫度與濕度的監(jiān)測工作。但傳統(tǒng)的方法是用扦樣式玻璃溫度計(jì)，人工判讀等最原始的測溫方法，工作量大，難以控制，滯后嚴(yán)重，做好日常的糧情檢查工作，可以發(fā)現(xiàn)問題，及時(shí)處理，以保證儲糧的安全。本論文側(cè)重介紹“單片機(jī)溫度檢測系統(tǒng)”的軟、硬件設(shè)計(jì)及相關(guān)內(nèi)容。論文的主要內(nèi)容包括：采樣、LED顯示，單片機(jī)89C51的開發(fā)以及系統(tǒng)應(yīng)用軟件開發(fā)等。作為控制系統(tǒng)中的一個(gè)典型實(shí)驗(yàn)設(shè)計(jì)，單片機(jī)溫度檢測系統(tǒng)綜合運(yùn)用了單片機(jī)技術(shù)、模擬電子技術(shù)、通信技術(shù)、數(shù)碼顯示技術(shù)等諸多方面的知識。
2糧倉濕度檢測系統(tǒng)硬件設(shè)計(jì)
糧情測控系統(tǒng)是計(jì)算機(jī)硬件與軟件的結(jié)合體，實(shí)現(xiàn)了計(jì)算機(jī)對儲糧的檢測與預(yù)警。系統(tǒng)硬件由控制部分和信號檢測部分組成，其中，控制部分包含五個(gè)模塊：控制器模塊、手動按鍵、顯示模塊、通信模塊和報(bào)警模塊；信號檢測部分包含一個(gè)模塊：濕度檢測模塊。
2.1核心單元電路
綜合考慮系統(tǒng)的方便性，可靠性，性價(jià)比等因素，系統(tǒng)主機(jī)芯片采用AT89C51。AT89C51是控制系統(tǒng)常用的單片機(jī)，應(yīng)用在很多領(lǐng)域，利用它完成的報(bào)警系統(tǒng)很多。使用AT89C51單片機(jī)構(gòu)成的計(jì)算機(jī)系統(tǒng)能夠?qū)崿F(xiàn)準(zhǔn)確的采樣煤氣濃度，能夠達(dá)到題目的設(shè)計(jì)要求，而且AT89C51單片機(jī)相對于其它型號的單片機(jī)，更加易于學(xué)習(xí)和掌握，性能也相對比較好。
2.2檢測傳感器和檢測電路
濕度檢測采用的是濕度傳感器HS1101。在糧情測控系統(tǒng)中主要是檢測室內(nèi)與室外的濕度，一般一個(gè)糧倉有兩個(gè)濕度檢測點(diǎn)，且精度要求不高。
2.3顯示電路設(shè)計(jì)
系統(tǒng)顯示模塊采用數(shù)碼管動態(tài)顯示原理，清晰的顯示實(shí)時(shí)濕度值
3軟件設(shè)計(jì)
整個(gè)系統(tǒng)軟件設(shè)計(jì)分為兩個(gè)部分，作為主控的上位機(jī)的軟件設(shè)計(jì)及作為數(shù)據(jù)采樣的單片機(jī)終端節(jié)點(diǎn)的軟件設(shè)計(jì)。系統(tǒng)采用模塊化編程，將各部分功能分別實(shí)現(xiàn)，主要的功能子程序有：數(shù)據(jù)采集、標(biāo)度變換、線性校正、數(shù)制轉(zhuǎn)換、數(shù)值顯示、發(fā)送、接收和部分中斷子程序。
4系統(tǒng)調(diào)試
本次設(shè)計(jì)采用的是模塊化電路和模塊化程序，因此在聯(lián)調(diào)時(shí)只需要把各模塊進(jìn)行正確的連接就可以實(shí)現(xiàn)仿真，其模塊與電路圖在前面已經(jīng)介紹這里只是給出總體調(diào)試的效果，把軟件調(diào)試的.HEX文件燒入其中的AT89C51中就可以運(yùn)行了。
5結(jié)語
關(guān)鍵詞：無線電調(diào)試工； 分析排故； 信號發(fā)生器； 維修調(diào)試
中圖分類號： TM935.3 文獻(xiàn)標(biāo)識碼：A 文章編號：1006-3315（2015）04-159-002
蘇州市無線電調(diào)試工三級操作技能鑒定主要有模電項(xiàng)目、PLD和單片機(jī)應(yīng)用共三個(gè)項(xiàng)目考試，而其中模電項(xiàng)目考核主要包括信號發(fā)生器及示波器兩個(gè)內(nèi)容。作為模電項(xiàng)目考核的一個(gè)重要內(nèi)容，信號發(fā)生器預(yù)設(shè)故障的熟練排除、信號發(fā)生器整機(jī)故障的調(diào)試以及填寫完整的調(diào)試記錄是教學(xué)必備的內(nèi)容。下面我主要針對實(shí)際教學(xué)情況，概括信號發(fā)生器的原理及方框圖，針對它的整機(jī)故障特點(diǎn)，整理出信號發(fā)生器的排故思路，突出學(xué)習(xí)的注意事項(xiàng)。有利于提高學(xué)生的維修能力，更有利于提高學(xué)生的故障分析能力，同時(shí)也有利于為教師的教學(xué)提供更好的方案。
一、電路原理及方框圖
信號發(fā)生器也稱信號源，有時(shí)直接稱振蕩器，在實(shí)際的科研和一線生產(chǎn)環(huán)節(jié)應(yīng)用很廣。信號發(fā)生器的輸出波形各不相同，一般可分為：脈沖信號發(fā)生器、噪聲發(fā)生器、正弦信號發(fā)生器、函數(shù)信號發(fā)生器。其中函數(shù)信號發(fā)生器是能夠產(chǎn)生多種波形，如鋸齒波、三角波、正弦波、矩形波（含方波）的電路。電路實(shí)驗(yàn)以及設(shè)備檢測等場合中，函數(shù)信號發(fā)生器用途非常廣泛，其體積小、重量輕、使用方便，經(jīng)常被用作實(shí)訓(xùn)室的低頻信號源。不同類型的信號發(fā)生器的工作原理往往不一樣，但主體電路結(jié)構(gòu)卻往往很相似，所以我們可以對一些常見的故障及原因進(jìn)行以下歸納，找出規(guī)律。
我校無線電調(diào)試工三級考核訓(xùn)練時(shí)使用的信號發(fā)生器，能輸出正弦波、三角波、方波三種波形信號，并能用LED數(shù)碼顯示器顯示輸出信號的頻率和正弦波信號的電壓有效值。具體框圖如下圖1：
1.信號產(chǎn)生電路單元
該電路可產(chǎn)生頻率在100Hz～10kHz之間、幅度是0～5V之間可調(diào)的低頻信號。整機(jī)的輸出信號有三種選擇，分別是三角波、正弦波和方波。
2.AC-DC轉(zhuǎn)換器單元
該電路可將振蕩器單元輸出的正弦波交流電壓變換為直流電壓。且轉(zhuǎn)換后的直流電壓與原正弦波電壓的有效值在數(shù)值上相等。
3.數(shù)字直流電壓表單元
該電路顯示直流電壓值。這樣當(dāng)輸出信號為正弦波時(shí)，經(jīng)AC-DC轉(zhuǎn)換后，直流數(shù)字電壓表顯示的就是輸出信號的有效值。對于其它波形，數(shù)字電壓表顯示的數(shù)值沒有實(shí)際意義，只能大致表示信號的大小。這與數(shù)字萬用表交流電壓檔一樣。
4.數(shù)字頻率計(jì)單元
該電路用于顯示輸出信號的頻率。為了使數(shù)字頻率計(jì)顯示值穩(wěn)定可靠，輸入頻率計(jì)的信號直接取用振蕩器的方波信號，使之不受輸出信號幅度大小的影響。
5.穩(wěn)壓電源單元
該電路為其它各單元電路提供相應(yīng)的直流電源。即：為數(shù)字頻率計(jì)單元和直流數(shù)字電壓表單元提供5V的直流電源電壓。為振蕩器單元和AC-DC轉(zhuǎn)換器單元提供+12V和-12V兩組直流電源電壓。
二、整機(jī)故障
整機(jī)故障是指電路不能實(shí)現(xiàn)應(yīng)有的功能、或技術(shù)指標(biāo)未能到達(dá)規(guī)定的要求。因整機(jī)是由單元電路組成的，所以，整機(jī)故障歸根到底是單元電路故障。
整機(jī)排故的目的不是直接找到故障點(diǎn)，而是將整機(jī)故障查實(shí)到具體的單元電路中去，再用單元電路排故方法去排除故障。整機(jī)故障可以從三個(gè)方面反映出來：
1.數(shù)字直流電壓表顯示異常。
2.數(shù)字頻率計(jì)顯示異常。
3.輸出波形異常。
下面我們就來分析探討整機(jī)故障現(xiàn)象和排故方法。
三、數(shù)字式低頻信號發(fā)生器整機(jī)故障分析
1.電源類故障
電源單元是所有其他單元的供電部分，電源單元的任何故障都會引起相應(yīng)單元的故障，電源不正常，有很多種類，如電壓偏高、偏低、電壓為零等，可能會引起頻率范圍偏移、電壓幅度偏差、顯示器不亮（或亮度異常）、失真大等各類故障。所以當(dāng)有故障時(shí)，對電源輸出電壓的檢查是必不可少的。為了講解方便，以下各類故障不再將電源單元列入排查范圍。本機(jī)中，數(shù)字頻率計(jì)和數(shù)字電壓表使用+5V電壓，其他使用±12V電壓。通過測量很容易發(fā)現(xiàn)電壓是否正常。值得注意的是，有時(shí)電壓不正常不是電源本身有故障，而是其他單元電流太大所引起。可將各部分電源開口點(diǎn)斷開，分別進(jìn)行檢測。
2.頻率顯示器顯示異常類故障
（1）數(shù)字頻率計(jì)顯示器本身故障。如顯示器不亮或缺損部分筆畫等。這些故障屬數(shù)字頻率計(jì)部分自身故障，與其它單元無關(guān)。原因一般是計(jì)數(shù)器、顯示器以及之間的連線出現(xiàn)故障，也有可能是供電問題。
（2）顯示數(shù)值異常。這類故障有可能是數(shù)字頻率計(jì)本身故障，也可能是信號產(chǎn)生電路的原因。
檢查方法是：先檢查頻率計(jì)輸入端是否有正常的方波（幅度和頻率范圍），再判斷故障點(diǎn)在哪個(gè)單元。可根據(jù)整機(jī)方框圖進(jìn)行分析。
A若頻率計(jì)輸入端有正常的方波
說明信號產(chǎn)生電路正常，故障在頻率計(jì)部分。
B若頻率計(jì)輸入端方波不正常
說明信號產(chǎn)生電路一定有問題，待該部分故障排除后，再檢查頻率計(jì)部分是否正常。
3.電壓顯示異常類故障
（1）數(shù)字直流電壓表顯示器本身故障。同樣對于顯示器亮度異常、缺筆畫、部分顯示器不亮等現(xiàn)象，故障點(diǎn)在數(shù)字電壓表單元本身。
（2）電壓數(shù)值顯示異常。這類故障，應(yīng)根據(jù)整機(jī)方框圖進(jìn)行分析。故障點(diǎn)在數(shù)字電壓表、AC-DC轉(zhuǎn)換器和信號產(chǎn)生電路三個(gè)單元的全部或部分。
可通過檢查各部分的輸入、輸出信號的波形或大小，進(jìn)行故障點(diǎn)的確定。
4.輸出信號失真故障
因?yàn)樾盘柺侵苯訌男盘柊l(fā)生器單元輸出的，所以該故障的故障點(diǎn)在信號發(fā)生器單元。以后用單元電路排故法可以直接找出故障點(diǎn)。
四、維修報(bào)告
調(diào)試報(bào)告作為考核中的一個(gè)重要內(nèi)容，填寫時(shí)需要注意以下幾個(gè)方面：第一，要條理清晰的表達(dá)排故思路；第二，故障排除過程要有合理的邏輯關(guān)系；第三，要清楚、無歧義的描述故障點(diǎn)，比如三極管哪一極開路、基極和發(fā)射極是否短路、集成塊第幾腳開路等；第四，調(diào)試報(bào)告書寫一定要規(guī)范，對于故障點(diǎn)位置判斷過程要寫出來，接著怎樣恢復(fù)故障點(diǎn)也要說明清楚，最終顯示正常、故障點(diǎn)得以排除等結(jié)論性內(nèi)容均要填寫完整。
五、小結(jié)
1.整機(jī)故障是整機(jī)在功能和性能方面出現(xiàn)不正常現(xiàn)象而反映出的故障。
2.因整機(jī)是由單元電路組成的，所以整機(jī)故障歸根到底是單元電路故障。
3.整機(jī)排故就是將整機(jī)故障查實(shí)到具體的單元電路中去，以后再用單元電路排故方法去排除故障。
4.對于本機(jī)而言，整機(jī)故障，大多數(shù)能從兩只顯示器（頻率和電壓顯示）上反映出來，也有些必須經(jīng)儀器測量才能發(fā)現(xiàn)。
學(xué)生若要順利通過無線電調(diào)試工三級考核，良好的分析故障能力和調(diào)試維修能力是必不可少的。本文主要介紹了無線電調(diào)試工三級技能鑒定時(shí)模電項(xiàng)目實(shí)訓(xùn)中信號發(fā)生器的整機(jī)故障分析，對各部分現(xiàn)象展開具體討論，說明了各種維修方法和思路，旨在將系統(tǒng)的排故方法介紹給大家。實(shí)際訓(xùn)練和考核中，可能會出現(xiàn)一些特殊的故障，需要進(jìn)一步歸納總結(jié)。
參考文獻(xiàn)：
[1]李明生.電子測量儀器[M]2版高等教育出版社，2008，6
