發布時間：2023-07-31 17:00:03
序言：寫作是分享個人見解和探索未知領域的橋梁，我們為您精選了8篇的偏置電路設計樣本，期待這些樣本能夠為您提供豐富的參考和啟發，請盡情閱讀。
摘 要 步進電機控制系統的開發采用了軟硬件協同仿真的方法，可以有效地減少系統開發的周期和成本。本文在選擇了合理的電流波形的基礎上，提出了基于TSC87C51單片機控制的恒流細分驅動方案，其運行功耗小，可靠性高，通用性好，具有很強的實用性。
關鍵詞 步進電機控制系統 插補算法 變頻調速 軟硬件協同仿真
中圖分類號：TM383.6 文獻標識碼：A
1引言
步進電機是一種把電脈沖信號變成直線位移或角位移的控制電機，其位移速度與脈沖頻率成正比，位移量與脈沖數成正比。步進電機在結構上也是由定子和轉子組成，可以對旋轉角度和轉動速度進行高精度控制。當電流流過定子繞組時，定子繞組產生一矢量磁場，該矢量場會帶動轉子旋轉一角度，使得轉子的一對磁極磁場方向與定子的磁場方向一著該磁場旋轉一個角度。因此，控制電機轉子旋轉實際上就是以一定的規律控制定子繞組的電流來產生旋轉的磁場。每來一個脈沖電壓，轉子就旋轉一個步距角，稱為一步。根據電壓脈沖的分配方式，步進電機各相繞組的電流輪流切換，在供給連續脈沖時，就能一步一步地連續轉動，從而使電機旋轉。步進電機每轉一周的步數相同，在不丟步的情況下運行，其步距誤差不會長期積累。在非超載的情況下，電機的轉速、停止的位置只取決于脈沖信號的頻率和脈沖數，而不受負載變化的影響，同時步進電機只有周期性的誤差而無累積誤差，精度高，步進電動機可以在寬廣的頻率范圍內通過改變脈沖頻率來實現調速、快速起停、正反轉控制等，這是步進電動機最突出的優點。
2硬件設計要求及原理
2.1 設計要求
（1）供電電源：10V～40VDC容量0.03KVA。（2）輸出電流：共分0.9A、1.2A、1.5A、1.8A、2.1A、2.4A、2.7A、3.0A8檔可選，以配合不同電機使用。（3）驅動方式：恒相流PWM控制。（4）細分選擇：整步、半步、4細分、8細分、16細分、32細分、64細分的七種細分模式可選。（5）自動半電流：若上位機在半秒中內沒有發出步進脈沖，驅動器自動進入節電的半電流運行模式。
2.2 電氣接口要求
2.2.1 輸入信號
脈沖信號輸入：脈沖信號，5mA～12mA，高電平+5V電平，脈沖信號，最高頻率為70KHz。方向信號輸入：高、低電平，5mA～12mA，高電平+5V。脫機信號輸入：高、低電平，5mA～12mA，高電平+5V。公共端輸入：+5V電源。
2.2.2 輸出信號
兩相步進電機繞組接口：繞組A接：A+，A-;繞組B接：B+，B-。
2.3 硬件設計原理
系統采用TSC87C51單片機接收命令，并將輸入命令進行綜合處理，控制二相步進電機正反轉、運行速度、單次運行線位移、以及啟停等的控制;既可由鍵盤輸入，也可通過與上位機的串行通信口由上位機設置。單片機主要功能是輸出EEPROM中存儲的細分電流控制信號進行D/A轉換。根據轉換精度的要求，本控制系統選用的是8位雙通道的TCL7528轉換器。
單片機接收的信號有上位機的命令信號、手動輸入細分模式編碼信號。輸出信號有電流細分控制信號，步進電機運行控制信號。細分模式編碼由撥碼開關S1的1，2，3開關人工設定，共有8種細分模式可選，單片機P1口為細分模式編碼輸入I/O口。上位機的命令信號由單片機的中斷INT0、INT1和P3.4接收。其中INT0與脈沖信號對應，INT1與方向信號對應，P3.4與脫機信號對應。單片機P0口輸出8位數據是與細分電流相對應的。P0口8位數據輸出給D/A轉換器TLC7528數據輸入端，對工作電流進行分割，以控制每級細分電流大小。
3軟件設計
3.1 控制脈沖的設計
根據PX243四拍驅動時序圖，得P0.0～P0.3引腳輸出控制脈沖時序圖。任一連續四個脈沖組成一個周期時間為T，其中一個脈沖的時間為ts，步進電機轉過1.8度。改變脈沖輸出順序即可改變電機的轉向，改變ts即可改變其轉速。
本次設計是利用AT89C51內部的定時器0來對ts實現精確控制，并且采用中斷方式提高了單片機的工作效率。該設計為循環中斷過程，每進入一次中斷：
P0賦值一次，即可改變脈沖一次;TH0，TL0賦值，即可改變ts值，從而精確控制電機轉速;這邊引入變量i，可看成是脈沖數。200個脈沖為一圈，給i賦值即可控制電機轉的圈數;判斷dir的值，給P0賦不同的值，可控制電機轉向。
3.2 定時中斷子程序編寫
單片機開發中除必要的硬件外，同樣離不開軟件，我們寫的匯編語言源程序要變為CPU可以執行的機器碼有兩種方法，一種是手工匯編，另一種是機器匯編，目前已極少使用手工匯編的方法了。機器匯編是通過匯編軟件將源程序變為機器碼，用于MCS-51單片機的匯編軟件有早期的A51，隨著單片機開發技術的不斷發展，從普遍使用匯編語言到逐漸使用高級語言開發，單片機的開發軟件也在不斷發展，Keil軟件是目前最流行開發MCS-51系列單片機的軟件。Keil C51是美國Keil Software公司出品的51系列兼容單片機C語言軟件開發系統，與匯編相比，C語言在功能上、結構性、可讀性、可維護性上有明顯的優勢，因而易學易用。
4結語
本文提出并實現的步進電機均勻細分驅動器，最高細分達到64，能適應大多數中小微型步進電機的可變細分控制、較高細分步距角精度、及平滑運行等要求。細分驅動器的系統功能完善，大量新型元器件的采用，使所設計的驅動器具有體積小、細分精度高、運行功耗低、可靠性高、可維護性強等特點。系統軟件功能豐富，通用性強，從而使控制系統更加靈活，具有很高的推廣價值和廣闊的應用前景。
參考文獻
關鍵詞：AM-OLED：驅動芯片：FPGA
1概述
AM-OLED顯示驅動芯片是AM-OLED平板顯示屏的關重件，具有重要經濟價值。顯示驅動芯片內部集成了行列驅動電路、圖像SRAM、電荷泵、LDO、伽馬校正和多種輸入輸出接口。內置圖像SRAM最高可支持到WVGA分辨率，可顯示16.77兆色的顯示屏；片內的低功耗電源管理技術增強了手持設備的電池續航能力。該芯片具有高集成度、低成本、低功耗的特點，可運用于中小尺寸AM-OLED顯示屏模塊，包括智能手機、數碼相機等電子產品。
本文通過分析AM-OLED驅動控制芯片的測試需求，并結合該芯片的多功能模塊結構特點，提出了一種AM-OLED驅動芯片的測試電路設計方案。該方案對AM-OLED驅動控制芯片的各項指標測試非常有效。該文的研究成果已經應用于我們研發的AM-OLED驅動控制芯片彩屏手機中。
2需求分析
圖1所示為AM-OLED驅動控制芯片的組成框圖。GateDriver行驅動、Source Driver列驅動分別用來驅動AM-OLED的行和列。電源模塊由三個電荷泵、兩個LDO以及一個上電檢測電源組成，用來向伽馬校正、行驅動、列驅動以及SRAM模塊提供所需要的驅動電壓。內置SRAM用來存儲需要顯示的圖像數據。OSC振蕩器主要是作為片內時鐘源，可以通過倍頻、分頻、調整占空比等方式，結合各需求模塊的具體需求，產生高精度的時鐘頻率。數字控制模塊由Command decoder和TCON模塊組成，主要實現1）不同分辨率顯示，2）不同顯示模式顯示，3）低功耗模式控制，4）不同控制和數據接口兼容5）行列驅動電路控制以及伽馬校正，6）接口譯碼功能。使各模塊能協調按序工作。
針對以上驅動芯片，需要對他的各項功能模塊和整體性能進行有指標的測試，常用測試項目如下：
1）電源模塊測試，測定芯片內基準、電荷泵、LDO等電源的電壓、電流指標要求。
2）聯動測試，包括上電，啟動復位、省電、睡眠等各模式之間的切換。
3）動態電流和平均電流測試，用于統計芯片的平均功耗和瞬時功耗。
4）列驅動Source Driver輸出固定電平測試、建立時間、DNL、INL、DVO測試。
5）通過SPI口對集成在芯片內的SRAM進行測試，測試基本的存儲功能是否正確。
6）伽馬電路測試，需要分步進行，先對其內部各個模擬電路進行測試，確定參考電壓產生是否正確，然后再和列驅動連接進行聯合測試。比對顯示效果，可調整電壓誤差范圍。
7）
數字控制模塊的測試，主要在接口之間的兼容，可在線調試，寄存器可配等特點來提高芯片的可測試性。
3測試方案
針對以32AM-OLED驅動控制芯片的結構特點，下面給出了一種測試電路的設計方案。為了提高各個功能模塊的可觀測性和可控制性，以便全方位驗證芯片的總體性能指標提供電路結構支持。圖2是AM-OLED驅動控制芯片測試系統框圖。主要有屏、驅動芯片、FPC軟板、電源板、FPGA板組成。其中屏和驅動芯片以實際應用為出發點，在測試階段已經焊接在一起，有了屏就可以直觀顯示有關行列的驅動和使能（排除屏上壞點），同時對于芯片的Gamma校正，色階等可以直觀顯示，并且可以在線調試變化過程；然后屏和顯示控制系統通過FPC軟板連接，在軟板上預留屏電壓和控制信號測試點；電源模塊實現屏上的行和列提供顯示驅動電壓，以及驅動芯片電源總輸入；FPGA板是整個測試電路的控制核心，設計和存儲一些特定的顯示效果圖像。
4具體電路
測試的電路結構是在上面所介紹的芯片結構的基礎上，參考其測試需求而設計的，其重點是電源板和FPGA板，一個提供整個測試系統的電源流，為各功能模塊提供充足的各種閾值的需求，同時預留測試點以監測驅動芯片的各項交直流參數指標。另一個是提供測試系統的控制和數據流，控制各個功能模塊的動作，并且可以獨立制作特定的顯示數據，以驗證驅動芯片的顯示效果。
首先是電源板，如圖3所示，系統的電源分四部分：第一部分是FPGA系統所需的多路電源管理VIN+5V，由TPS5450產生，第二部分，驅動芯片輸入電壓，由LDO降壓后產生核電壓和10電壓VDDAB、VDDI；第三部分是AM-OLED需要的正負的高電壓，ELVDD、ELVSS，都由TPS5450產生，TPS5450的特點是根據電感的接法不同，既可以產生正電壓，也可以產生負電壓，第四部分，電平轉換電源所需電壓通過TPS65131實現，其中AM-OLED的RGB行列供電的電源要在4.6V到6.5V之間可調，使用寬范圍的電位器來靈活調節。
然后是FPGA控制板如圖4所示，驗證過程中使用的FPGA驗證平臺的核心控制器FPGA采用xinlinc公司spartan6系列的TQG144芯片，SPI FLASH選用W25Q32V，預留視頻源擴展口，兼容sD卡視頻播放模式，FPGA的調試接口和擴展接口使用40芯的柔性線路板實現，FPGA和AM-OLED屏之間通過60芯的FHl6系列連接器實現時序控制。在本設計中，使用Spartan6系列的TQG144芯片主要原因是它擁有邏輯單元多、片內存儲容量大、低功耗、低價位等特點。接口種類齊全，便于實現多種視頻數據格式間的轉換。數字鎖相環動態可配置，可以實現時鐘的倍頻、分頻及相位鎖定，為整個測試系統提供充足的時鐘資源。另外FPGA得JTAG在線調試接口，為AM-OLED驅動控制芯片寄存器得配置提供了方便，并且支持多種顯示格式和轉換功能，為AM-OLED驅動控制芯片的各項功能驗證提供了足夠的資源。
關鍵詞：電壓比較器；運算放大器；閾值比較
1 前言
比較器是一種帶有反相和同相兩個輸入端以及一個輸出端的器件，該輸出端的輸出電壓范圍一般在供電的軌到軌之間，運算放大器亦是如此。
比較器具有低偏置電壓、高增益和高共模抑制的特點。運算放大器亦是如此。
運算放大器有如此多相似之處，但我們卻不能忽略他們的細微差別。
比較器擁有邏輯輸出端，可顯示兩個輸入端中哪個電位更高。如果其輸出端可兼容TTL或CMOS，則比較器的輸出始終為正負電源的軌之一，或者在兩軌間進行快速變遷。比較器設計用于開環系統，用于驅動邏輯電路，用于高速工作，即使過載亦是如此。
運算放大器有一個模擬輸出端，但輸出電壓不靠近兩個供電軌，而是位于兩者之間。這種器件設計用于各種閉環應用，來自輸出端的反饋進入輸入端。其偏置電流通常低于比較器，而且成本更低。運算放大器設計用于閉環系統，用于驅動簡單的電阻性或電抗性負載，而且不能過載至飽和狀態。
正是這些細微差別，比較器和運算放大器大多數時候會被區別對待，分別實現不同的功能。但若稍作改變，利用他們的相似之處，又可以解決一些實際問題。文章就運放OPA699同時作為運算放大器和電壓比較器進行接收電路設計，討論，并通過試驗結果進行現象分析。
2 光電探測電路原理
如圖1所示為光電探測電路原理圖，光電探測器通過偏置電路將接收到的光脈沖信號轉換為電壓脈沖信號，輸入到放大電路，經過一級放大和整形等操作，輸入到信號處理單元。
圖1 光電探測電路原理框圖
3 電路各部分設計及功能實現
3.1 光電探測器及偏置電路設計
光電探測器將光信號轉換為電信號，一般在設計中主要考慮響應度，響應時間，光譜響應范圍等參數。此設計中采用普通的硅PIN光電二極管，反向偏置電壓為5v，其在反偏電壓下工作電路如圖2：
圖2 光電探測器及偏置電路
3.2 放大電路設計及功能實現
3.2.1 放大電路設計
經光電二極管接收、轉換的信號，其幅度和信號比不足以滿足信號處理的要求，為了得到足夠的放大倍數和更高的信噪比，還需要進行信號的再放大。放大電路如圖3所示：
放大電路放大經光電二極管光電轉換之后的電信號，考慮到運算放大器的放大倍數基本由電阻決定，受溫度影響較小，在放大電路中選取TI生產的電壓反饋限幅運算放大器OPA699的組成所需的放大電路。OPA699的-3dB帶寬為1000MHz，壓擺率為1400v/？滋S，噪聲為4.1nV/，是一款高速低噪聲運算放大器，滿足基本的脈沖信號的放大需求。
運算放大器是一種雙電源器件，因而必須通過采用外部元件的某種偏置將運算放大器的輸出電壓偏置到供電電壓的位置，對于給定電源電壓，這種方法可實現最大輸入和輸出電壓擺幅。也就是說，為了避免削波現象，需使輸出電壓偏置到電源電壓的一半附近。但是若通過簡單的分壓器將同相引腳偏置到電源電壓的一半，極易引入低頻寄生振蕩或其他形式的不穩定現象。
該放大電路采用同相比例運算電路，進行單電源固定增益的放大，增益系數由R30/R29決定，本設計中設定放大倍數為5。
本設計中通過電容C34在分壓器的抽頭點設置旁路，用以處理交流信號。電阻R26為基準電壓提供直流回路，同時設定電路（交流）輸入阻抗。在本電路中，采用R27和R28組成的分壓器，該網絡的-3dB帶寬由R27、R28和C34構成，如設定R27/R28為2.4kHz/2.4kHz，C34電容值為0.1uF，則：
此設計對于1.33kHz以下的電源上存在的噪聲信號可以抑制掉。對于電容C34，若取值足夠大，能夠對分壓器電路通帶帶寬內所有頻率起到旁路的功能。該網絡設置有效法則是將極點設為-3dB輸入帶寬的十分之一。
3.2.2 放大電路功能實現情況
輸入脈寬為10ns的激光脈沖信號后，放大電路輸入信號和輸出信號情況如圖4所示。
由圖4可以看到，此電路能正常實現信號放大的，完全起到了放大高速微弱信號的作用。
3.3 閾值比較電路及電路實現情況
3.3.1 閾值比較電路
本設計中，閾值比較電路通過電壓反饋運算放大器OPA699作為電壓比較器實現，具體電路設計如圖5所示：
高輸入阻抗運算放大器OPA699作為比較器亦通過單電源實現，R33和R35實現將運算放大器的輸出電壓偏置到供電電壓的位置，R34則提供閾值電壓參考值，根據實際需要，此處設置閾值為200mV。電阻R32為基準電壓提供直流回路，同時設定電路（交流）輸入阻抗。
3.3.2 閾值比較電路工作情況
窄脈沖激光信號經放大輸出進入比較器，經閾值比較后輸出TTL脈沖信號，通過判別前沿獲取時間信息，放大電路輸出和閾值比較電路輸出的輸出波形如圖6所示：
由圖6可以看到，實現閾值比較功能的運算放大器OPA699能夠對脈寬為10ns的快速信號進行閾值判別，完全能夠滿足實際應用需要。
4 結束語
該電路中，單電源供電方式設計的放大電路有效解決了信號放大的問題，方便后續電路的處理；閾值比較電路能進一步得到足夠放大倍數的信號，有效地去除噪聲，提高信噪比，為后續進行信號處理提供了保證，也就是說，此類應用中，尤其對供電方式要求單一的應用中，將運算放大器用作比較器是一種可行的設計選擇。
運算放大器不但有單運放封裝，同時提供雙運放或四運放型號，這類雙核和四核型號比兩個或四個獨立運算器便宜，而且占用電路板面積更小，進一步節省了成本。另外，比較器專門針對干凈快速的切換而設計，因此其直流參數往往趕不上許多運算放大器。因而，在要求低輸入失調電壓和低輸入偏置電流等的應用中，將運算放大器用作比較器可能比較方便。
但是用作比較器的運算放大器沒有負反饋，因此其開環增益非常高。躍變期間，哪怕是極少量的正反饋也可能激發振蕩。反饋可能來自輸出與同相輸入之間的雜散電容，也可能來自共地阻抗中存在的輸出電流。雖然通過設計布局降低雜散電容等方法進行補償，但不穩定性的確是隱形存在的“不定時炸彈”。另外，將運算放大器用作比較器時，受飽和影響，其反應速度低于期望水平，如果高速非常重要，將運算放大器用作比較器可能達不到預期效果。
總之，文章提供了一種可行的光電探測電路的設計手段，在實際應用時，必須了解相關知識，以確保所選運算放大器能達到要求的性能。
參考文獻
[1]童詩白，華成英.模擬電子技術基礎[M].第三版.高等教育出版社，2003.
[2]TEXAS INSTRUMENTS，Inc OPA699 Datasheet[Z].2012
[3]何希才（譯）.運算放大器應用電路設計[M].科學出版社，2004
>> 信號波形合成的電路設計 基于雙相鎖相的微弱信號矢量測量裝置設計 一種核磁共振測井儀能量泄放與微弱信號接收電路設計 基于高線性光耦HCNR201的電壓電流測量電路設計 基于OrCAD／PSpice的信號產生電路設計 伏安法測量電表內阻的電路設計 QPSK信號波形生成電路設計 超微晶合金磁特性測量高頻小信號放大電路設計 10kVA逆變器的保護電路設計研究 淺談微電流測量電路設計 基于鎖相放大的微弱信號檢測電路研究 微弱信號檢測裝置的設計 高幀頻CCD驅動電路設計 交流信號轉直流信號電路設計 汽車電源保護電路設計 雷達電源保護電路設計 CMOS電路芯片ESD保護電路設計技術的發展 基于MSP430的信號波形發生器的電路設計與實現 基于AD620的腦電信號預處理電路設計 高速電路設計中的信號完整性研究 常見問題解答 當前所在位置：l,2006.02.16.
［2］Walt Kester,Scott Wurcer,Chuck Kitchin.Sensor Signal Conditioning Section 5:High Impedance Sensors ［EB/OL］.,1999.
［3］John Yeager,Mary Anne Hrusch Tupta.Low Level Measurements Handbook ［M］.Fifth Edition.Keithley Instruments,Cleveland,OH,1998.
［5］Clement Alphonse Berard.Guard Circuit for High Impedance Signal Circuits ［P］.United States Patent,4091430.1978.3.23.
［4］Analog Devices Inc..AD743 Datasheet\.REV.D.2002.
［6］John Ardizzoni.A Practical Guide to High-speed Printed Circuit Board Layout ［EB/OL］. 2005.
作者簡介 劉青峰 男，1982年出生，湖南冷水江人，碩士研究生。主要研究方向為微弱信號檢測。
張流強 男，1969年出生，四川廣安人，副教授，碩士研究生導師。主要研究方向為MEMS、MOEMS器件。
>> 一種用于DCDC的軟啟動電路 一種具有快速啟動電路的欠壓保護電路 一種壓縮機的退磁保護電路 一種快速穩定啟動電路的帶隙基準電壓源的設計 一種超低輸入電壓BOOST DC－DC的啟動電路設計 一種高精度CMOS帶隙基準和過溫保護電路 提高繼電器觸點抗浪涌能力的一種新穎旁路保護電路 一種寬帶雷達發射機大功率微波器件駐波保護電路 一種ia級本安型礦燈保護電路設計 防止電動操作電機燒毀而設計的一種保護電路 一種過流保護器的電路分析 一種帶熱滯回功能的CMOS溫度保護電路 一種基于單片機的節能斷電保護電路設計 一種帶熱滯回功能的低功耗CMOS過熱保護電路 一種計算機串行接口保護電路的設計 一種基于小波的繼電保護啟動元件性能監測方法 一種功率MOSFET驅動電路 電機軟啟動技術分析與探討 微軟啟動新一輪保護知識產權和消費者利益活動等 一種非接觸剃須刀供電電路的設計與實現 常見問題解答 當前所在位置：
關鍵字：MOSFET；軟啟動；防反接保護
DOI： 10.3969/j.issn.1005-5517.2015.2.018
聶劍（1980-），男，工程師，研究方向：電子技術、無線射頻系統開發。
軟啟動與防反接保護電路對電子設備有很好的保護作用，由于消費電子客戶存在多次開關機的應用場景和輸入接反的可能性。但是由于成本與電路設計的復雜性，很多設計中只提供了一種保護電路。本文基于提供全面保護與降低成本、降低設計復雜性的角度，提出一種電路，整合了軟啟動與防反接保護功能，電路結構簡單、占用面積小，以供讀者參考。
1 軟啟動電路的作用
一般電路設計中都會使用較多的電容來儲能、去耦合，在設備上電時會對這些電容進行充電，如果沒有限流電路，沖擊電流會較大，會導致設備工作異常，甚至損壞。軟啟動電路的目的是在設備上電初期限制沖擊電流的大小，進入穩態后，軟啟電路的限流作用幾乎消失，產生的損耗可以忽略不計。
2 軟啟動電路
常見的軟啟動有以下幾種：
2.1 熱敏電阻軟啟動電路
此方式的軟啟電路主要用在高電壓低電流的電路中，比如：市電輸入的設備中全橋整流后儲能電容輸入處經常采用此種保護電路。電路圖見圖1。
其中電阻R1采用負溫度系數的熱敏電阻，在冷態時電阻較大，當電路上電時，電流流過熱敏電阻，熱敏電阻起到限制電流的作用，其本身將會消耗一部分電能，轉換為熱能，隨著工作的時間加長，其自身的溫度升高，其電阻值將降低，損耗將降低。此電路的優點：電路簡單、可靠性高，缺點：有一定的能量消耗。
2.2 繼電器與電阻組成軟啟動電路
此方式在較早期的電路中應用較廣泛，采用此方式的電路對功耗敏感或者工作電流較大，其電路圖見圖2。
其中開關經常使用繼電器，繼電器J1的導通電阻遠小于電阻Rl。此電路中開關的控制需要外加控制信號，通常加一延時邏輯控制電路，當設備上電后，電容Cl通過Rl充電，Cl充滿電后，繼電器Jl閉合，工作電流主要流經繼電器，電阻Rl被旁路，設備開始正常工作。此電路的優點：軟啟效果較好，能有效防止上電沖擊；缺點：電路復雜，成本高，繼電器閉合時，可能會出現電弧現象，影響繼電器的壽命，對開關設備的次數、頻率有限制。
2.3 利用增強型MOSFET設計軟啟動電路
利用MOSFET設計的軟啟動電路也比較常用，利用MOSFET的工作區域的變化、內阻的變化，達到限制沖擊電流的效果。實際設計分為兩種：一種為用N溝道MOSFET設計的軟啟動電路；另外一種為用P溝道MOSFET設計的軟啟動電路。下面分別介紹這兩種電路。
2.3.1 用N溝道MOSFET設計的軟啟動電路
利用N溝道MOSFET設計的軟啟電路，電路圖見圖3。
工作原理：當輸入上電時，由于C1的電壓不能突變，輸入電壓通過Rl對Cl進行充電，充電時間由Rl與Cl共同決定，最終Cl電壓達到R2上的分壓。Cl上的電壓也即是Ql的柵極源極之間（N溝道MOSFET的導通條件為柵極電壓高于源極電壓）的電壓，電壓是從零開始，Ql的工作狀態也即是從截止區到恒阻區，再從恒阻區到飽和區，在恒阻區時能起到很好的軟啟動作用，最終的飽和區導通電阻很小，其耗散功率可以忽略。利用N溝道MOSFET做軟啟動比較常見，N溝道MOSFET的價格較便宜，此電路的輸入與輸出的參考地不同（相差很小），實際應用中需要注意。
2.3.2 用P溝道MOSFET設計的軟啟動電路
利用P溝道MOSFET設計的軟啟電路，電路圖見圖4。
工作原理：當輸入上電時，由于Cl的電壓不能突變，輸入電壓通過R2對Cl進行充電，充電時間由R2與Cl共同決定，最終Cl電壓達到Rl上的分壓。Cl上的電壓也即是Ql的柵極源極之間（P溝道MOSFET的導通條件為柵極電壓低于源極電壓）的電壓，電壓是從零開始，Ql的工作狀態也即是從截止區到恒阻區，再從恒阻區到飽和區，在恒阻區時能起到很好的軟啟動作用，最終的飽和區的導通電阻很小，其耗散功率可以忽略。利用P溝道MOSFET設計的軟啟動電路，輸入輸出的參考地相同，相同性能的P溝道MOSFET相對N溝道的MOSFET的價格稍高。
3 防反接電路的作用
由于直流電輸入是有極性的，如果用戶將電源極性接反時，可能會損壞設備。故在多數的直流輸入設備中，均會設計防反接保護電路。
4 防反接電路
常見防反接電路有以下幾種：
4.1 二極管防反接保護
二極管防反接電路有以下兩種：
4.1.1 單二極管防反接保護電路
此方式的防反接電路應用較廣泛，利用二極管單向導通的特性來防反接。主要是在高電壓、低電流的電路中，電路圖見圖5。
此處使用的二極管D1可以是普通的二極管，但結電壓一般在0.7伏左右。如果對效率較敏感，可以使用肖特基二極管，其結電壓一般在0.3伏左右，但是價格稍高。此電路的優點是電路極其簡單、可靠性高，缺點是耗散功率較大。
4.1.2. 二極管橋防反接保護電路
此方式是從二極管防反接電路演變而來的，電路圖見圖6。
此電路中利用二極管構成二極管橋堆，輸入電壓極性無論如何變化，輸出電壓的極性保持不變，即便是輸入電壓極性接反，設備也能正常工作。從工作原理看，相當于電源輸入的兩個極性上均接有防反接二極管，故其比單個二極管防反接電路的效率低，成本稍高。需要注意輸入輸出的參考地不相同。
4.2 MOSFET防反接保護電路
利用MOSFET設計防反接保護，也分為P溝道與N溝道兩種，下面分別介紹：
4.2.1 N溝道MOSFET防反接電路
利用N溝道MOSFET設計的防反接保護電路，電路圖見圖7。
當輸入電壓正常接入時，電流從輸入正極流入，流經電阻Rl、R2，經過Ql的體二極管流回輸入端。Ql柵極源極之間電壓即為電阻R2上的分壓，選擇適當的Rl、R2值，滿足Ql飽和導通。當輸入電壓極性接反時，Ql的體二極管反向截止，由于沒有電流回路，柵極源極之間電壓無偏置電壓，Q1不能導通，輸出端無電壓輸出，設備不工作。需要注意兩點：Ql的體二極管參與電阻Rl、R2的分壓；輸入輸出的參考地不相同。
4.2.2 P溝道MOSFET防反接電路
利用P溝道MOSFET設計的防反接保護電路，電路圖見圖8。
當輸入電壓正常接入時，電流從輸入正極流入，流經Q體二極管，經過R1、R2流回輸入端。Ql上柵極源極之間電壓即為Rl的分壓，選擇適當的Rl、R2值，Ql最終工作在飽和狀態。當輸入極性接反時，由于Ql的體二極管截止，無電流回路，柵極源極之間電壓無電壓偏置，Ql不能導通。需要注意，Ql的體二極管參與電阻Rl、R2的分壓。
5 一種軟啟動與防反接電路
實際應用中經常需要同時使用軟啟動與防反接保護，可以考慮將兩種保護電路整合在一起，下面給出一種整合方式供大家參考，分為N溝道MOSFET與P溝道MOSFET兩種。
5.1 N溝道MOSFET整合
N溝道MOSFET整合后的軟啟動與防反接保護電路，電路圖見圖9。
當輸入電壓正常接入時，偏置部分電流經過Rl、R2，通過Q2的體二極管回到輸入端，R2上的分壓即為Ql、Q2的柵極源極間電壓，由于C1的作用，柵極源極之間的電壓從零開始逐漸升高，Ql、Q2緩慢地進入飽和區，起到軟啟動的作用。當輸入電壓反接時，由于Q2的體二極管反向截止，無偏置電流回路，電路不工作，起到防反接保護的作用。可以看出Q2起到防反接保護的作用，Ql起到軟啟動的作用。需要注意：輸入、輸出參考地不相同。
實際中Ql、Q2可被封裝在一起，市面上有較多此類芯片，例如IRL6372PbF，其飽和導通電阻在179mΩ，其上消耗的功率可以忽略。
5.2 P溝道MOSFET整合
P溝道MOSFET整合后的軟啟動與防反接保護電路，電路圖見圖10。
當輸入電壓正常接入時，偏置部分電流經過Q2的體二極管，流經Rl、R2回到輸入端，Rl上的分壓即為Ql、Q2的柵極源極間電壓，由于Cl的作用，柵極源極之間的電壓從零開始逐漸降低，Ql、Q2緩慢地進入飽和區，起到軟啟動的作用。當輸入電壓反接時，由于Q2的體二極管反向截止，無偏置電流回路，電路不工作，起到防反接保護的作用。可以看出Q2起到防反接保護的作用，Ql起到軟啟動的作用。
實際中Ql、Q2可被封裝在一起，市面上有較多此類芯片，比如IRF9358PbF，其飽和導通電阻在23.8mΩ，其上消耗的功率可以忽略。
上面兩種保護電路，從輸入輸出來看，實際上是完全對稱的電路結構，故也可以從輸出端輸入電壓，然后從原輸入端輸出電壓，同時具有同樣的保護功能。在應用中需要注意，如果輸出端有電池作為負載，可能會出現電池的電壓倒灌至輸入端，需要考慮對輸入端的影響。如果需要實現單向的輸入，可以對電路進行修改，下面以雙P溝道MOSFET為例進行說明，電路圖見圖11。
在雙P溝道MOSFET的電路基礎上增加一個N溝道的MOSFET作為方向控制，當控制信號來自輸入端，則電流方向即為從輸入流向輸出端，即便是輸出有類似電池的負載，電壓也不會倒灌至輸入端。此電路已在多個產品設計中應用，取得很好的保護效果。
關鍵詞：KU波段低噪聲放大器；設計；理論；仿真
中圖分類號： S611 文獻標識碼： A
一、低噪聲擴大器設計理論
（一）低噪聲擴大器的電路構造
低噪聲擴大器通常由擴大器材、輸入輸出匹配網絡、級間匹配網絡和直流偏置電路等有些構成。低噪聲擴大器的電路構造方式有平衡式和非平衡式兩種。這篇文章選用有反應的非平衡式擴大器。相對于平衡式擴大器，其主要長處是構造簡略緊湊、本錢更低，在取得低噪聲功能的同時也可取得較高的增益，且能在較寬的頻率范圍內取得平整的增益特性
（二）低噪聲擴大器的性能指標
微波低噪聲擴大器的主要指標有：作業頻帶、穩定性、噪聲系數、增益、駐波系數以及增益平整度等。其間噪聲系數和增益對全部體系的影響較大。
1、穩定性
通常將擴大器分為肯定穩定和潛在不穩定兩大類。假如負載阻抗和源阻抗能夠恣意挑選，擴大器都能穩定地作業，則稱為肯定穩定或無條件穩定；假如負載阻抗和能源阻抗不能隨意意挑選，只有在一定范圍內取值擴大器才干穩定作業，稱為潛在不穩定或有條件穩定。肯定穩定的充要條件為：
2、噪聲系數
噪聲系數的定義是輸入端信噪比與輸出端信噪比的比值。信號經過放大器以后，因為放大器發生噪聲，使信噪比變壞，信噪比降低的倍數即是噪聲系數。在計算多級放大器的噪聲功能時，主要考慮的是系統總的噪聲系數。級聯二端口網絡噪聲系數的計算公式為：
由上式可知，當最高級網絡的增益足夠大時，最高級網絡的噪聲系數F1對體系的總噪聲系數Ftot起決定作用。因而，要降低放大器的噪聲系數，除了要挑選噪聲系數小的晶體管以外，還要將放大器的輸入網絡設計成最好噪聲匹配狀況。
3、增益
微波低噪聲放大器的增益是微波晶體管的S參數、源阻抗Zs、負載阻抗ZL、二極管的直流偏置和作業頻率的函數。微波放大器的功率增益有多種界說，比如：實踐功率增益、變換功率增益和資用功率增益。對于實踐的低噪聲放大器，功率增益通常是指信源阻抗和負載阻抗都是5Ω狀況下實測的增益。
4、駐波系數
低噪聲放大器的輸入輸出駐波比表征了其輸入輸出回路的匹配狀況。在設計低噪聲放大器的匹配電路時，為了取得最小噪聲，輸入匹配網絡設
計為挨近最好噪聲匹配網絡而不是最好功率匹配網絡，而輸出匹配網絡通常是依照最大增益設計。所以，低噪聲放大器的輸入輸出端老是存在
某種失配。假如失配超越必定極限就會導致損耗添加，電路不穩，故需要對駐波比進行優化。輸入輸出端口的匹配程度，決定了端口對輸入輸出信號的反射狀況，匹配越好，信號的反射越小。
（三）低噪聲放大器的設計過程
低噪聲放大器的設計過程通常包含以下五個過程：
1、器材和模型挑選。
2、電路方式挑選。
3、穩定性設計。
4、直流偏置電路設計。
5、匹配電路優化設計。
二、低噪聲放大器的設計與仿真
（一）器件及電路結構選擇
1、器材與構造
LNA構造形式主要有單端式、負阻反射型、平衡式等三種，單端式LNA的長處是本錢低，但匹配、調試都很艱難，整機功能通常，通常用在對放大器的功能需求不高的體系中；負阻反射型LNA主要用于作業頻率高，電路損耗大，單級增益低的體系中，隨著技能的開展，這種構造現在用的越來越少；平衡式LNA具有杰出的匹配，易于完成單級標準化，具有杰出的匹配、噪聲特性、相位特性和動態規模，端口駐波比較低，易于供給恣意級級聯。缺陷是電路復雜，使明晶體管較多，本錢較高，通常用于對LNA功能需求高的體系，與GaAsMESFET比較，HEMT具有更高的電子遷移率、截止頻率和更大的跨導，在低噪聲使用方面具有無與倫比的優越性。依據設計目標需求，挑選Fujitsu公司的FHX04XHEMT芯片，該芯片具有0.25μm柵長，200柵寬，在12GH、VDS=2V、IDS=10mA，
單級增益可達到10.5dB，同時具有0.75dB的噪聲系
數。根據指標要求，本文采用圖1所示的平衡式方案，其中的3dB耦合器采用Lange耦合結構，根據增益要求，平衡結構的每一支路采用兩級芯片串聯。輸入輸出及級間用微帶結構匹配，以電阻電容元件實現偏置、筆直電路。電路基板厚度為0.5mm，介電常數9.6。
圖1平衡放大器的結構框圖
（二）直流偏置設計
根據芯片參數，選擇直流工作點為Idss=10mA，Vgs=-05mV。微帶電路中偏壓電路的設計原則如下：
1、反射小，即對主傳輸線的附加駐波要小。
2、引入噪聲小，即要求在有高頻能量傳輸的網絡中，盡量使用無耗網絡，特別是放大器的第一級，如果實在不能避免則必須要加濾波網絡來減小附加噪聲的引入。
3、附加損耗小，即要求在頻帶內呈現純電阻要小，使能量盡可能的沿主線傳輸到負載，但能耗網絡的引入可以改善系統的駐波，因此可以根據具體的設計需要進行取舍。
4、高頻能量泄漏小，即要有一定的頻率選擇性，不能使頻帶內的高頻能量沿饋電泄漏出去，而使放大器的增益和輸出功率降低。
據此，應用高低阻抗和扇形短截線做成偏置網絡，減少微波信號對直流電路的影響。
（三）偏置電路的設計
偏置電路是擴大電路的重要組成部分，挑選適宜的偏置網絡也是電路設計的重要部分。直流偏置電路設計的目的是挑選適宜的靜態作業點，使之能依據應用需要，表現有源器材的功能，而且維持電壓、電流、溫度滿足動態規模的安穩作業。依據VMMK-1225管的數據手冊，在Vds=1.5V，Ids=40mA的偏置條件下，Vgs=0.8633V。因而能夠選用單極性無源偏置網絡，在管子的漏極和柵極加偏置，源極為直流接地狀況，選用常用的電阻自偏壓構造為晶體管供給相應的直流電壓和電流，偏置電路如圖1所示。
圖1LNA偏置電路
（四）穩定性設計
只有在微波管處于安穩的情況下才干進行匹配電路的計劃，改進晶體管安穩性變成其重要條件，改進方法主要有以下幾種：
1、負反應，能夠在源極串聯電阻后接地，構成負反應，使電路處于安穩狀況，在實踐電路中，反應元件常用微帶線來構成。
2、采用鐵氧體隔離器，能夠起到極好的安穩效果，隔離器的衰減對噪聲功能有必定的影響。
3、安穩衰減器，能夠在漏極串聯電阻或Π型阻性衰減器，一般接在低噪聲放大器末級或末前級輸出口。
4、當放大器頻帶外增益呈現不易消除的增益尖峰時，比如在工作頻帶外的低端，能夠運用低端增益衰減網絡。本文選擇在源極串接微帶負反應電路的方法改進管芯的安穩性。在源極串聯短路微帶線，構成
負反應，通過重復調試斷定微帶線參數，確保電路處于安穩狀況。圖2給出了改進后安穩系數的仿真成果，能夠看出全部頻帶內安穩系數大于1，在全部頻帶內無條件安穩。
偏置電路是擴大電路的重要組成部分，選擇適合的偏置網絡也是電路計劃的重要部分。直流偏置電路計劃的意圖是選擇適合的靜態工作點，使之能依據運用需要，體現有源器件的功能，并且堅持電壓、電流、溫度滿意動態規模的安穩工作。
圖2LNA的穩定系數
（五）輸入輸出匹配設計
1、最小噪聲的輸入匹配設計
依據噪聲理論，低噪聲放大器的噪聲系數主要由最高級放大器決議，因而最高級輸入端需要用最小噪聲匹配。輸入端匹配網絡的使命，歸結起來是把晶體管出現的復數阻抗變換為信源實數阻抗（即50Ω電阻性的源阻抗）。匹配電路輸出端的視入阻抗應等于最好噪聲源阻抗，如此使放大器取得最好噪聲。本文中仿真環境的溫度為16.85℃，依據上述理論，取得最高級放大器的輸入匹配電路、噪聲系數以及輸入駐波比，如圖3所示。
圖3LNA的偷入匹配電路、噪聲系數和偷入駐波比
2、最大增益的輸出匹配設計
依據最大增益原則，輸出匹配網絡的意圖是把晶體管輸出復阻抗匹配到實數阻抗50Ω。圖4為最高級放大器的輸出匹配電路、增益以及輸出駐波比圖。
圖4 LNA的偷出匹配電路、增益和偷出駐波比
綜合運用上述設計方法，設計了第一級LNA，其性能參數為：在中心頻率12.1GHz下，噪聲系數為0.2dB，增益為16.006dB，增益平坦度小于0.5dB，輸入駐波比為1.087，輸出駐波比為1.178。其性能良好。
結束語：
此文章使用ADS仿真工具，設計了一個Ku波段的平衡式HEMT低噪聲放大器，并對放大器的各項功能指標進行了仿真，容差剖析標明本設計滿意了設計出產的需求，一起平衡和單端構造的仿真對比證實：在相同的噪聲指標下，前者比后者更易滿意輸入輸出駐波比的需求，更高的動態接收規模，以及具有較高的穩定性。別的當平衡構造一個臂的晶體管損壞時，平衡放大器仍有輸出，但功率增益降低了6dB，因而可靠性比單端式放大器高，適用于對LNA功能需求高的體系。
參考文獻：
1]胡榮驊.Ku波段低噪聲放大器設計與仿真[J].艦船電子工程，2010，12：105-107+115.
[2]趙明國，薛嚴冰.Ku波段低噪聲放大器的設計[J].遙測遙控，2011，02：25-28.
[3]何川，孫玉發，賈世紅.X、Ku波段寬帶低噪聲放大器的設計[J].合肥工業大學學報（自然科學版），2011，10：1510-1513.
中圖分類號：TN432 文獻標識碼：A 文章編號：1009-914X（2015）44-0267-02
一、引言
隨著砷化鎵集成電路工藝的技術革新，尤其是新型的E/D PHEMT工藝平臺的出現和成熟，使得多種器件可以在同一個標準工藝平臺上被加工出來，0.5um線條的E/D PHEMT砷化鎵材料技術及工藝可將增強型和耗盡型器件集成在同一個晶圓上，可將多種不同功能的電路集成到在一顆芯片上，這也是目前射頻前端簡化設計的主流趨勢。
二、電路設計
該芯片應用于滿足802.11 b/g/n標準的無線局域網，用于無線射頻信號的收發[1]，該芯片內部電路主要包含SP3T開關、2.4～2.5GHz低噪聲放大器、SPST旁路開關和用于驅動低噪放和開關的邏輯轉換電路。
2.1 射頻開關設計
在本電路中，射頻開關部分的主要作用是切換射頻支路并隔離各個通道干擾，本芯片中的開關電路主要有兩部分，一部分是切換RX、TX、BT到天線ANT支路的SP3T開關，另外一部分是用于旁路LNA的SPST開關。由于本電路的核心指標為接收通道的噪聲系數和發射通道的功率容量，因此插損和功率處理能力指標是開關電路中FET管尺寸優化選擇的主要依據。
在確定選擇雙柵結構的器件基礎上，再根據插損指標和飽和電流優化器件尺寸，0.5um柵長的D-FET飽和電流約為230mA/mm，按照電流有效值和特性阻抗乘積約等于有效功率的計算方法，1mm以上的器件可以滿足28dBm左右的功率處理能力要求，然后根據foundry提供的砷化鎵雙柵結構場效應管兩端口等效開關模型來仿真插損指標。
2.2 低噪聲放大器設計
用于接收支路最前級的低噪聲放大器是影響接收信號靈敏度的最關鍵元器件，本設計中，接收支路的低噪聲放大器的設計決定了整個電路的噪聲系數和增益，為了使用方便，低噪放的前后級匹配電路全部在片上實現，且本工藝平臺中E-mode PHEMT器件具有正向開啟電壓的特點，有利于單電源工作，因此選用E-mode器件作為低噪放的核心有源器件。
由于設計要求所有匹配電路都集成在片上，因此整個芯片的布局較為緊湊。如果選用片上平面螺旋電感，在該頻段，電感所占面積較大，損耗較大，影響噪聲系數性能，因此，最終選用體電阻作為柵極偏置電路元件，并根據晶體管尺寸大小和電路進一步優化選擇合適的阻值，以同時達到扼流和選擇工作點的作用，經過ADS仿真，電阻值選擇4.5K歐姆左右，柵極工作點在+0.4V，工作電流約為15mA。
此外，在低噪聲有源偏置電路設計中考慮了一個溫度補償作用，如下圖1所示，Q1和Q2組合成標準的電流鏡電路，R1電阻分壓起負反饋作用，為低噪聲放大器提供穩定的Vgs。由于有源偏置電路的晶體管和低噪聲放大器的晶體管有相同的加工工藝與過程，因此具有相類似的溫度特性，這就使得溫度變化時電流鏡電路 Vbias和 Vgs 能夠互相制約[2]。
2.3 邏輯電路設計
驅動電路部分采用的是經典的DCFL式邏輯電路，這種電路其中具有構成器件少、級間可直接耦合、單一電源工作以及功耗低等優點[3]，可降低砷化鎵邏輯電路規模。
倒相器的上升時間和下降時間由負載管和驅動管的電流能力來決定，也即是由兩個管子的寬長比來決定，這樣，通過計算不同寬長比時的上升下降時間，就可以得到滿足設計要求所需的器件尺寸。本電路中實際設計的邏輯電路包含倒相電路和一個三輸入與門的功能，如下圖2所示。
在驅動電路設計中，選擇適當的電阻和倒相電路有源器件尺寸的比例關系，可以優化控制電平的高低門限。本設計中，在保證承受發射功率所需工作電壓的前提下，電路可滿足0/2.8V-3.3V驅動信號標準。
三、封裝及測試結果
針對該芯片的主要用途在于WIFI無線傳輸系統中的收發終端設備中，設計人員開發了適用于該芯片管腳功能的QFN1.5mmX1.5mm-12L的小尺寸塑封形式，根據管腳定義，合理的分配了Leadframe支架結構，在使得芯片內部良好接地的同時，又保證了芯片封裝尺寸的余量，同時開發了彈簧接觸式測試夾具，可做到進行無損傷外觀測試。
小信號主要性能如下表1所示：
四、結論
采用0.5um線條的砷化鎵PHEMT E/D-mode工藝設計的2.4GHz WIFI用接收前端集成電路，具有增益高、噪聲低、發射損耗小、功耗低等優點。在2.2-2.6GHz工作頻率范圍內，增益大于12.5dB，噪聲系數小于2dB，輸入輸出電壓駐波比小于2：1，發射通道和藍牙通道插損小于0.7dB，發射通道和藍牙通道功率容量大于+28dBm，并集成驅動器和匹配電路，使用方便，適用于滿足802.11 b/g/n協議下的2.4GHz WIFI無線傳輸系統。
參考文獻
[1] RTC6627，Highly integrated，Receive Path Front End Module， Data Sheet，RichWave.
【關鍵詞】電壓比較器 高增益 低功耗 失調電壓
模擬集成電路中比較器是一個基本模塊，廣泛應用于模擬信號到數字信號的轉換。在A/D轉換器中，電壓比較器的增益，帶寬，功耗，失調電壓的特性嚴重影響整個轉換器的轉換速度和精度，傳統的電壓比較器采用多級結構，使用輸入失調存儲技術（IOS）和輸出失調存儲技術（OOS）對失調電壓進行消除，增加了電路結構的復雜度和功耗，芯片面積也越來越大。但隨著應用速度越來越高，功耗要求越來越低，IOS和OOS要求放大器有足夠高的增益和帶寬，這些因素對于其發展有一定的制約作用。
本文設計的電壓比較器電路結構簡單，采用了兩級放大結構，前級放大采用差分放大電路，利用差分電路抑制共模信號的干擾，提高了共模抑制比，減少了信號中噪聲的干擾，第二級放大采用共源共柵電路對失調電壓進行了很好的控制，使電路的失調電壓達到150μV，輸出級采用推挽輸出電路提升了輸出的驅動能力，整個比較器的功耗非常低，芯片整個面積僅為29.56μm×25.68μm。該比較器設計主要用于高精度時間測量芯片中，通過比較器產生一個低延時的門控信號，對于整個時間測量電路達到一個精準的控制。通過仿真結果得知，該電壓比較器滿足應用需求。
1 電壓比較器結構
如圖1所示為CMOS電壓比較器原理圖，該比較器由偏置電路、差分放大器、共源放大器和推挽級輸出電路組成。其中，M1管和M2管組成偏置電壓電路，為差分放大器和共源放大器提供偏置電壓。通過調節M1管和M2管的寬長比，讓差分放大器和共源放大器得到合適的工作電流，合理設計差分放大器和共源放大器，主要考慮輸入失調電壓、輸入共模范圍、輸出信號的增益和帶寬的影響，設計出一個性能最優的比較器電路。M10管和M11管組成一個推挽輸出級電路，提升輸出信號的驅動能力，為了能更好的和其它電路進行協同工作。
該電壓比較器的工作原理如下：是同相輸入端，是反相輸入端。當輸入電壓高于時，M3管導通，，M3管和M7管的電流相同，M8管又與M7管為鏡像電流關系，M8管導通，使，b點為高電平，c點為低電平，Vo輸出高電平。當輸入電壓低于Vb時，，因此，M4管導通阻抗低，b點為低電平，導致M9管導通，c點為高電平，Vo輸出為低電平。
1.1 偏置電壓電路設計
M1管和M2管組成偏置電路提供M5管和M6管的柵極電位。偏置電路采用PMOS管和NMOS管柵漏極相連，兩管子均工作于飽和區，為差分放大器和共源放大器提供恒定的電流源。因此，
1.2 差分放大器的設計
差分放大電路的作用有兩個：首先對輸入信號進行放大，這樣就可以對比較級電路的比較時間進行降低，同時把總體延時降到最低；其次是對輸入信號差值進行放大，這樣就可以把失調電壓對整個電路的影響降到最低。高帶寬在高速比較器中是一個重要影響因素，高的帶寬可以使整個電路的比較時間減少，從而對于比較器的速度進行提高。
負向共模輸入電壓決定了差分輸入對管。負向共模輸入電壓取決于M5管進入飽和區的條件。負向共模輸入電壓為。
M3管、M4管和M5都工作在飽和區，三個管子的閾值電壓相等。
考慮到負向共模范圍低和電壓增益高的要求，取=1.2V ，由式（7）可以得到M3管的寬長比。
M3管和M4管是完全對稱的輸入對管，所以可以得到。
有源負載對管M7和M8由正向共模輸入電壓決定，正向共模輸入電壓取決于M3管進入飽和區的條件，則得到：
設計共模輸入電壓=3V，。I0為差分放大器的工作電流。由式（8）可以得到M7管的寬長比。M8管和M7為對稱有源負載對管，所以得到。
差分放大器的放大倍數為：
1.3 共源放大器的設計
共源放大器由M6管和M9管組成，M6管為有源負載，M6管與M2管為鏡像電流關系，已經確定M6管的寬長比，M9的設計主要考慮共源放大器的放大倍數和輸入失調電壓的影響。為了減少輸入失調電壓對共源放大器的影響。差分放大器和共源放大器應滿足式（10）比例關系：
由式（11）知共源放大器的放大倍數與工作電流成反比，由于M6管和M9管的輸出阻抗與成反比。放大倍數還與溝道長度調制效應有很大關系，溝道長度越大，溝道調制效應越小，和越小，MOS管的輸出阻抗越大，放大倍數就越大。還可以通過調節輸入管M9的寬長比提高電壓增益。
1.4 推挽輸出級的設計
輸出緩沖級是CMOS倒相器，它是為提升輸出的驅動能力、降低輸出的上升時間和下降時間而設立的，因此，該級的驅動電流設置較大，輸出的上升時間和下降時間對稱。推挽輸出級由M10管和M11管構成，兩管均工作在線性區。
2 電路仿真
該電路是在TSMC 0.18μm CMOS工藝下，電源電壓為3.3V，利用Cadence公司的Spectre仿真器進行仿真。仿真條件為tt工藝角，溫度為27℃。如2所示為電壓比較器的瞬態仿真，同相輸入端加入一個頻率為10MHZ，幅度為800mV的正弦信號，反相輸入端加入一個2.1V的直流信號，輸出端得到一個方波信號。電壓比較器的下降沿時間為754ps，上升沿時間為913ps。
圖3為電壓比較器的交流仿真結果，由圖中可以看出比較器的增益為92.123dB，帶寬為10MHz，相位浴度為53deg。
在同向輸入端設置輸入電壓為變量Vin，反向輸入端輸入電壓2.1V，Vin的輸入變化范圍為0―3.3V，通過直流仿真得到輸出信號與Vin的變化關系，得到了電壓比較器的傳輸特性曲線如圖4所示，從圖中可以看出，實際電壓跳變轉換點和理論轉換點電壓值有一定的誤差，輸出電壓跳變需要一個過渡區間。
功耗在電壓比較器的電路設計中是一個重要因素，近幾年集成電路的工藝尺寸向納米級的不斷發展，電源供電電壓越來越小，對于電路的功耗要求越來越高。整個電路功耗主要包括靜態功耗和動態功耗。動態功耗不僅取決于負載還與工作頻率，電源電壓，集成度和輸出電平有關。靜態功耗等于電源電壓和工作電流的乘積。圖5為比較器工作電流仿真曲線圖，可以看出，電壓比較器工作時平均電流為87.5μA，電源電壓為3.3V，得到比較器的功耗為0.289mW。
表1為本文和別人設計的電壓比較器進行的一些性能對比，從表中可以看出在帶寬、功耗和失調電壓與文獻（8）和（9）差不多的情況下，其增益明顯高于對方，對于在時間測量系統中，其開始和結束信號的判斷有很大的作用，滿足了預期的設計目標。
3 版圖設計
版圖設計如圖6所示，比較器中有差分電路，為了保證差分對的完全匹配，采用了共質心對稱結構，圖3中的差分對管M3、M4版圖對應左下角部分，差分對管M7、M8版圖對應左上角部分，偏置電路和輸出緩沖級電路利用了叉指結構匹配。版圖的總共面積為29.56μm×25.68μm。Vin+和Vin-為比較器的同向和反向輸入，out為輸出端。
4 結論
本文基于TSMC 0.18μm CMOS工藝設計的電壓比較器具有高的增益，低失調電壓，低功耗，結構簡單等特點。該比較器采用兩級放大，第一級采用差分放大器減少了輸入的失調電壓，提高了輸入的共模范圍，第二級采用共源放大器得到了高的電壓增益，輸出級采用CMOS倒相器結構簡單，提高了輸出的驅動能力、減少了輸出波形的上升沿和下降沿的時間。從仿真結果看，該電壓比較器達到了預期的效果，可用于A/D轉換器、編譯碼器、高精度測時電路中。
參考文獻
[1]ALLEN P E，DOUGLAS R H. CMOS analog circuit design [M].2nd Ed.Beijing： Publishing House of Electronics Industry，2005.
[2]謝晶，張文杰，謝亮，金湘亮.一種嵌入式動態鎖存比較器的設計與實現[J].微電子學，2013，43（6）：802-806.
[3]周啟才，張勇，郭良權.用于16位流水線ADC的高速動態比較器設計[J].固體電子學研究與進展，2013，32（6）：583-589.
[4]LU J，Holleman J.A low-power high-precision comparator with time-domain bulk-tuned offset cancellation [J].IEEE Circ and System，2013，60（5）：1158-1167.
[5]Allen Philip E.CMOS Analog Circuit Design，Second Edition[M].北京：電子工業出版社，2003.
[6]李桂宏，謝世健.集成電路設計寶典[M]. 北京：電子工業出版社，2006.
[7]邱伶俐，劉章發.軌到軌電壓比較器的設計[J].半導體集成電路，2015，40（1）：12-18.
[8]李現坤.低功耗模數轉換器的研究與設計[D].南京：南京郵電大學，2014.
[9]王雅君，陸定紅，張國俊.一種用于峰值電流模式的鎖存比較器設計[J].微電子學，2014，44（4）：442-446.
[10]游恒果.高速低功耗比較器設計[D].西安：西安電子科技大學，2011.
作者簡介
茍欣（1991-），男，陜西省漢中市人。現為寧波大學信息科學與工程學院碩士研究生在讀。研究方向為集成電路設計。
楊鳴（1963-），男，浙江省寧波市人。現為寧波大學信息科學與工程學院研究員，主要從事光機電一體化和高分辨率自動顯微鏡方面的研究。